关于xilinx PCIE bram请教大神，感谢！

Mhza

1 g' N' d  o7 o. u3 A请教大神， 最近我在使用viado 自带的仿真bram模块，发现在原始代码中，对PORTA的输入口一直赋值为00，
但是在输出口居然有数据输出，下面是代码和仿真图，不知道大家遇到过相似问题吗？非常感谢！
RAMB36E1
7 T/ K  r& |% @7 d
% o  B% n- R& R2 ~code
& T7 U; ~: t% |, ~
) c$ ?$ P' f2 ^8 e" g6 i, W
$ x0 l" t' n% z& Q8 D7 T

Zedd

帮顶