找回密码
 注册
关于网站域名变更的通知
查看: 314|回复: 5
打印 上一主题 下一主题

基于FPGA的多通道HDLC收发电路设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-16 09:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
基于FPGA的多通道HDLC收发电路设计

8 \5 B. V8 f8 P: i* ~0 p  M
4 }9 x6 a& o4 b, {, g- _1 P2 q' t6 P* ?' G

' s2 ?) y, @: c/ h( ?HDLC(High Level Date Link Control)协议是通信领域中应用最广泛的协议之一,它是面向比特的高 级数据链路控制规程,具有差错检测功能强大、高效和同步传输的特点。目前市场上 有很多专用的 HDLC芯片,但这些芯片大多控制复杂,通道数目有限;另一方面,专用芯片的使用会有效增大PCB板 面积,不利于设备的小型化,而且带来高成 本等问题。 FPGA能对任意数据宽度的信号进行处 理,内部的功能模块可以并行处理。因此,采用FPGA技术设计 HDLC协议控制器可以均衡整个系统的负荷,实现多通道的高性能HDLC协议控制器,保证通 信的可靠 性。同时它还具有设计开发周期短、设计制造成本低、可实时在线检验等优点,因此被广泛用于特殊芯 片设计中。本设计中采用ALTEra公司的EP2C70F672C8芯片来实现 HDLC协议控制器。, U  b: y) I& A* |2 f9 f& A& k
游客,如果您要查看本帖隐藏内容请回复

该用户从未签到

2#
发表于 2019-7-16 18:40 | 只看该作者
学习走一波

该用户从未签到

3#
发表于 2020-4-25 23:03 | 只看该作者
  学习一下             2 a3 w9 k7 u% f+ M' @

该用户从未签到

4#
发表于 2020-4-26 15:58 | 只看该作者
学习一下,谢谢分享

该用户从未签到

5#
发表于 2020-4-27 08:10 | 只看该作者

该用户从未签到

6#
发表于 2022-8-1 15:48 | 只看该作者
基于FPGA的多通道HDLC收发电路设计
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 08:51 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表