基于FPGA分布式算法的滤波器设计

Taio

基于FPGA分布式算法的滤波器设计

2 O( c) o7 k+ m, l- u
传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table，LUT)结构，这种结构特别适用于并行处理结构，相对于传统方法来说，其并行度和扩展性都很好，它逐渐成为构造可编程高性能算法结构的新选择。
$ L. q; w" v/ ~' A9 p; i/ q7 t7 U    分布式算法是一种适合FPGA设计的乘加运算，由于FPGA中硬件乘法器资源有限，直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算，设计了一种基于分布式算法低通FIR滤波器；利用线性相位FIR滤波器的对称性减小了硬件规模；利用分割查找表的方法减小了存储空间；采用并行分布式算法结构和流水线技术提高了滤波器的速度，在FPGA上实现了该滤波器。

游客，如果您要查看本帖隐藏内容请回复

abcde1234

看看

雷北城

基于FPGA分布式算法的滤波器设计

瞪郜望源_21

Perfect better !!!  Excellent professional precious datas !!! Thanks for your sharing !!!