找回密码
 注册
关于网站域名变更的通知
查看: 1462|回复: 14
打印 上一主题 下一主题

8层PCB分层问题和翘曲度

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-10 11:21 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
板子是高速连接板,只有插件,没有任何阻容,走的是SDI上G的信号。电流在40A左右。现在分层和硬件工程师产生分歧;建议我第二层和第三层对调。意见不一致。板厂说这样的分层容易产生翘曲,不知道怎么分了。. m8 s3 q3 P/ S7 z6 Y% @

0ZMNJNVAHXRWJ@`@EHE(C64.png (42.43 KB, 下载次数: 7)

0ZMNJNVAHXRWJ@`@EHE(C64.png

该用户从未签到

2#
发表于 2019-7-10 11:24 | 只看该作者
那就对调可以了,不要打起来了

点评

但是顶层只有插件 没有芯片阻容类的,,,,其它层的高速信号线以地平面为准才好吧。更何况电流在40A,这样大的电流,做参考平面不合适吧。。。。。。。我需要的是关于分层的意见,,,。  详情 回复 发表于 2019-7-10 11:29

该用户从未签到

3#
 楼主| 发表于 2019-7-10 11:29 | 只看该作者
DING 发表于 2019-7-10 11:246 \& E! ^* k, c' \4 A
那就对调可以了,不要打起来了

+ m9 J8 f/ @& Y2 G但是顶层只有插件   没有芯片阻容类的,,,,其它层的高速信号线以地平面为准才好吧。更何况电流在40A,这样大的电流,做参考平面不合适吧。。。。。。。我需要的是关于分层的意见,,,。
& [% O2 }4 q) w% a
  • TA的每日心情
    开心
    2020-12-16 15:26
  • 签到天数: 17 天

    [LV.4]偶尔看看III

    4#
    发表于 2019-7-10 11:34 | 只看该作者
    这个叠层哪层走HSIG呢?可能板厂认为当前叠层结构不能做到PP对称,所以容易产生翘曲。

    点评

    你好,问一下,怎么看出来PP不对称的  详情 回复 发表于 2019-7-11 11:55
    4 5 7层都是高速SDI信号。。顶底层各有一组(4对)  详情 回复 发表于 2019-7-10 11:39

    该用户从未签到

    5#
     楼主| 发表于 2019-7-10 11:39 | 只看该作者
    Rock_Lee 发表于 2019-7-10 11:34
    0 _! c8 a- N% S# M( o这个叠层哪层走HSIG呢?可能板厂认为当前叠层结构不能做到PP对称,所以容易产生翘曲。
    5 }: S& U* O) a: j- {
    4 5 7层都是高速SDI信号。。顶底层各有一组(4对)2 i0 ~: H$ n! I* n

    点评

    我觉得高速层走太多了。如果走线和厚度允许的话,可以这种叠层TOP GND SIG GND SIG/PWR GND SIG BOTTOM  详情 回复 发表于 2019-7-10 11:59
  • TA的每日心情
    开心
    2020-12-16 15:26
  • 签到天数: 17 天

    [LV.4]偶尔看看III

    6#
    发表于 2019-7-10 11:59 | 只看该作者
    rurucc 发表于 2019-7-10 11:39) c5 B: |# W' F1 e" B0 g
    4 5 7层都是高速SDI信号。。顶底层各有一组(4对)

    ! J! K, ]$ [- u8 n* d( _4 s' d我觉得高速层走太多了。如果走线和厚度允许的话,可以这种叠层TOP GND SIG GND SIG/PWR GND SIG BOTTOM
    6 E' a( J; x2 p  ]) B

    该用户从未签到

    7#
    发表于 2019-7-10 15:10 | 只看该作者
    这叠层确实不理想,建议八层板,4个信号层4个电源地层,目测应该能走开。
    ; _) }8 ?- W* s" f( \0 @( ?% lT/G/S/P/G/S/G/B

    该用户从未签到

    8#
    发表于 2019-7-10 15:57 | 只看该作者
    你层叠设计有问题的,高速信号不建议参考POW层,这样设计层叠的话, 40A的电流,PI和SI都有问题,建议T/G/S/P/G/S/G/B

    该用户从未签到

    9#
    发表于 2019-7-10 15:58 | 只看该作者
    高速信号建议全部走内层,表层不要有告诉走线

    该用户从未签到

    11#
    发表于 2019-7-10 22:29 | 只看该作者
    sdi几个g?最多也就1G吧。板厚多少?阻抗要求?这些都是需要考虑的,不是单纯的23层是否兑换的问题。生产来说对称度越高越好,而对于信号来说是距离地平面越近越好,发个层叠来看看

    点评

    至少3个G,板层结合报价,确定就用这个做试验板,先看看。  详情 回复 发表于 2019-7-11 09:56

    该用户从未签到

    12#
     楼主| 发表于 2019-7-11 09:56 | 只看该作者
    王小拧 发表于 2019-7-10 22:29& M( Z# D# Z' x7 X" d, y
    sdi几个g?最多也就1G吧。板厚多少?阻抗要求?这些都是需要考虑的,不是单纯的23层是否兑换的问题。生产来 ...
    ! j/ G5 K+ x  u' I7 Y
    至少3个G,板层结合报价,确定就用这个做试验板,先看看。

    该用户从未签到

    13#
    发表于 2019-7-11 11:55 | 只看该作者
    Rock_Lee 发表于 2019-7-10 11:34
    ; I3 l# u4 A8 g0 e2 m, U& j这个叠层哪层走HSIG呢?可能板厂认为当前叠层结构不能做到PP对称,所以容易产生翘曲。

    % e( g! ~$ B5 }# ~3 }. n5 |你好,问一下,怎么看出来PP不对称的
    6 C! o: b3 F  t& T8 j( l9 T- j

    点评

    通常信号层s和s对称,电源层p和p对称,1/8,2/7,3/6,4/5,建议内层残铜率差值  详情 回复 发表于 2019-7-17 16:02

    该用户从未签到

    14#
    发表于 2019-7-17 16:02 | 只看该作者
    王开鑫55 发表于 2019-7-11 11:55
    1 H; n; s5 @( C/ Q3 ~: [你好,问一下,怎么看出来PP不对称的

    % k$ _7 ~1 m. _' J: I7 k* e( g通常信号层s和s对称,电源层p和p对称,1/8,2/7,3/6,4/5,建议内层残铜率差值<30%,外层<15%,残铜率差值与生产上翘曲可能性成正比。
    " ]3 J# r) ^0 m2 W. c

    点评

    他的这个都对称,除了2s与7P不对称,所以整个不对称?  详情 回复 发表于 2019-7-25 13:28

    该用户从未签到

    15#
    发表于 2019-7-25 13:28 | 只看该作者
    Alleger 发表于 2019-7-17 16:023 T0 |& Q/ C* P
    通常信号层s和s对称,电源层p和p对称,1/8,2/7,3/6,4/5,建议内层残铜率差值

    4 U  s8 T: Q2 N+ S0 i. W' w他的这个都对称,除了2s与7P不对称,所以整个不对称?" P( D! r+ l2 i) W8 [% j3 A
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-27 13:10 , Processed in 0.187500 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表