8层PCB分层问题和翘曲度

rurucc

板子是高速连接板，只有插件，没有任何阻容，走的是SDI上G的信号。电流在40A左右。现在分层和硬件工程师产生分歧；建议我第二层和第三层对调。意见不一致。板厂说这样的分层容易产生翘曲，不知道怎么分了。
- o) ?# P! F( g: S' P' I' D

DING

那就对调可以了，不要打起来了

rurucc

DING 发表于 2019-7-10 11:24
$ I; h: Q  R/ b# Q那就对调可以了，不要打起来了

% b* A( `* F% m* I: m7 h2 M但是顶层只有插件   没有芯片阻容类的，，，，其它层的高速信号线以地平面为准才好吧。更何况电流在40A，这样大的电流，做参考平面不合适吧。。。。。。。我需要的是关于分层的意见，，，。
" ]7 x% V3 {# `/ W! ]- r

Rock_Lee

这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

rurucc

Rock_Lee 发表于 2019-7-10 11:34
这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

4 5 7层都是高速SDI信号。。顶底层各有一组（4对）
8 W5 n7 B; T* ^/ E$ m# l

Rock_Lee

rurucc 发表于 2019-7-10 11:39
4 5 7层都是高速SDI信号。。顶底层各有一组（4对）

1 x" p% D5 A/ Y& j& Q7 Q6 r我觉得高速层走太多了。如果走线和厚度允许的话，可以这种叠层TOP GND SIG GND SIG/PWR GND SIG BOTTOM

本无名

这叠层确实不理想，建议八层板，4个信号层4个电源地层,目测应该能走开。
+ C/ c: V9 `, X  HT/G/S/P/G/S/G/B

宝剑_TSnJC

你层叠设计有问题的，高速信号不建议参考POW层，这样设计层叠的话， 40A的电流，PI和SI都有问题，建议T/G/S/P/G/S/G/B

宝剑_TSnJC

高速信号建议全部走内层，表层不要有告诉走线

ylkj123456

00000

王小拧

sdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来说对称度越高越好，而对于信号来说是距离地平面越近越好，发个层叠来看看

rurucc

王小拧 发表于 2019-7-10 22:29
sdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来 ...

- Q( f% |  O8 |- G0 T/ b- @至少3个G，板层结合报价，确定就用这个做试验板，先看看。

王开鑫55

Rock_Lee 发表于 2019-7-10 11:34
1 M$ I0 ^$ [0 T" \% k, k这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

! F, O9 I1 M, l% H( y, X4 h你好，问一下，怎么看出来PP不对称的
% Y* N& U1 g! c; i

Alleger

王开鑫55 发表于 2019-7-11 11:55
你好，问一下，怎么看出来PP不对称的

通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值<30%,外层<15%，残铜率差值与生产上翘曲可能性成正比。
. X6 _6 m, Y) n" Z9 n3 Q6 p* _# h

王开鑫55

Alleger 发表于 2019-7-17 16:02
/ @. D% r. _8 @) v; D# T) J通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值

他的这个都对称，除了2s与7P不对称，所以整个不对称？
. V( q" ^0 M: d; o& X  J