|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
最近找工作，课题组报告一堆事搞得不可开交，今天就再更一下时钟信号的几种设计方法吧，哇好气，今天发现这个破编辑器好烦，都快写完了，都有给我搞丢了，还得重新写！吐槽一下CSDN的博客编辑，希望不要再出现这种情况了！9 s7 G/ `( z9 Q7 T# ?4 l
. n0 d" J4 R7 F$ H+ v/ y, X9 L' D
时钟信号是FPGA时序逻辑设计中必不可少的条件，一般情况下在FPGA始终资源充裕的情况下通常采用FPGA内部自带的内核生成时钟信号，例如DLL/MMC，但是一旦出现资源不够的情况，就只能另寻他法了。本文先介绍一下内核产生的时钟，然后介绍三种时钟的产生方式和介绍，分别是内部逻辑生成、使能时钟、门控时钟。( S$ h( y6 h7 E
4 L+ {& z" i* a
: q! x7 \# t ]* K: }) f
一、时钟FPGA自带硬核产生时钟7 _* ?7 W# k9 o' \/ A. b$ V S
6 P, M: @$ S* N) E/ c, A
" O+ ~# L$ J5 L. J
就我目前的小白水平来看，个人觉得使用内核生成的时钟是最简便、最稳定的时钟资源，通过DLL这些内核产生的时钟信号不但可以稳定准确进行倍频、分频，而且可准确的实现相移控制、占空比控制等时钟信号内部操作，并且可选择输出buff方式。强烈建议这种时钟生成方式！
& M: ~; X4 ]1 t
% f7 ]2 ^: P* _1 ~' u
7 ^8 m1 l- J- Y* I7 O2 b二、内部逻辑生成时钟
2 _; {* o+ ?* K/ K
0 `7 y. f2 g5 p' `/ }6 E' t0 I: ]! f6 ]8 w1 C
/ B/ y+ _) @* |- U4 t: L1 W8 y* b9 r* |0 m8 R8 H1 u w2 B
! M. A% A7 k$ U+ \, ~' O
|
|
/1 
发表于 2019-7-8 15:37
收藏
淘帖
支持！
反对！