本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA ------- 通过ODDR设置SPI时钟为模式0或模式2
返回列表 发新帖
查看: 261|回复: 1
打印 上一主题 下一主题

FPGA ------- 通过ODDR设置SPI时钟为模式0或模式2

[复制链接]
thinkfunny

该用户从未签到
跳转到指定楼层
1#
发表于 2019-7-5 14:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
模式0：.INIT(1'b0) ，                .D1(1'b0),     .D2(1'b1),
! k( Y' y# W) Z6 Q; H2 g# F4 r* ?+ |# ^+ a. |
3 Y" W3 g; V4 |: k8 @% d
游客，如果您要查看本帖隐藏内容请回复

5 D; y/ I5 P% e. |* P% p1 d0 P7 j

: ]' S+ Q8 u/ F4 w7 |; T# h" C: B( R

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
wu68aq

该用户从未签到
2#
发表于 2019-7-5 17:22 | 只看该作者
看看楼主怎么弄的

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 12:48 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表