|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
上期我们介绍了关于FPGA内部最基本的结构，在quartus下可以看到整体的结构。
! H7 h6 }$ P7 F5 b( |' u0 G$ y0 Q% [8 a% z6 o, Q
6 y U0 c+ w; {1 M$ U
这是在平面规划图下看到的结构，其中蓝色的小格代表一个LAB。四周边上浅棕色的小格代表IO口。
8 i$ T8 a7 A; [
0 e* |. W4 B# ^* }' p; h( W1 k* f- u. {; r4 C
这是一个LAB的内部结构，其中蓝色小格和红色小格就是一个LE，一个LAB有16个LE组成。5 y0 k4 W( i8 W, k
! D! ?5 [0 q7 w& l) P9 ?3 j) I& y: E+ |8 b% a, X- g) V
从上图可以看到，一个LE包含一个4输入的LUT，一个进位逻辑和一个输出寄存器。* I6 T. e3 e' B/ N/ {
R3 Z( K4 V% n9 r3 g5 G$ t1 e0 d
- [! j* i8 ~* j" y3 {4 d1 ?2 B8 m0 x
+ b0 g6 a' s! V7 D }接下来我们介绍一下FPGA与外部通信的接口，IO口。FPGA内部有丰富的资源，一个很重要的资源就是可编程输入输出单元（IOB）。是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求， FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。# G8 D. h! c! _3 S9 x' p( j6 R! x
! w! G* ]0 S/ _- T- z* g- W
! b. N6 T) b3 A- j8 y' u
7 w/ O0 m% `# M, A) z/ }+ e* [* m J; k# y; w1 ~, }
|
|
/1 
发表于 2019-7-2 14:31
收藏
淘帖
支持！
反对！