|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在FPGA中，动态相位调整(DPA)主要是实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自带有DPA电路，但低端的FPGA，如CYCLONE(r)系列中是没有的。下面介绍如何在低端FPGA中实现这个DPA的功能。
1 {, K( P5 S' u) w# O& V9 M) x3 P: u( ]) J/ z0 H; a- m
3 \; K6 T8 j/ f3 i O1 I5 b) f: m6 S( F
实现架构
- v$ z# ^; I7 v* K& j& Z8 `
8 ^ q9 Q( G- V" `/ V+ A
% L4 j" R- b/ m8 i/ J5 a, b; {6 G
9 |1 u0 S" O3 ^9 T- _$ L
0 C Z6 m& k* P& a0 ]9 w
: i, K8 K5 i& T- L3 q
8 S; `8 p/ _, D0 e/ J7 g l" b' `6 R/ N5 W: H% R3 V4 ^6 l
. x# N3 [9 }% H: a3 {' m; M3 T3 \
% k4 B% z5 @# \3 A* l! t; f2 S. v
|
|
/1 
发表于 2019-7-1 16:10
收藏
淘帖
支持！
反对！