找回密码
 注册
关于网站域名变更的通知
查看: 393|回复: 2
打印 上一主题 下一主题

低成本实现FPGA中的动态相位调整

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-1 16:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA中,动态相位调整(DPA)主要是实现LVDS接口接收时对时钟和数据通道的相位补偿,以达到正确接收的目的。ALTERA的高端FPGA,如STRATIX(r) 系列中自带有DPA电路,但低端的FPGA,如CYCLONE(r)系列中是没有的。下面介绍如何在低端FPGA中实现这个DPA的功能。# L* j  v+ }! n6 h# j7 ?% ~/ Z- c
4 f/ T6 o0 T: Q3 V5 c9 ]$ T
: h$ y, ^& ^( y# d" `9 t
实现架构
- m$ j# ?% z  T
* u$ `( b4 O0 D; H# l3 t

1 Y* b) Q7 v1 [/ Q* |" H
游客,如果您要查看本帖隐藏内容请回复
; P7 s) ?* _7 b8 {) [
1 _1 F6 P4 F8 k5 o

8 @4 I) E) q! y4 f) J+ w

0 n/ o  `% N5 p$ X; q) Z' Q% ^  I6 F6 O2 ^( e! w: S; P

+ a* y8 x( I1 p$ X6 `8 t0 D, S9 I' G6 Q$ y4 w5 Y9 W( O9 g
/ k: c0 v% Q& y! u  E6 o

该用户从未签到

2#
发表于 2019-7-1 16:33 | 只看该作者
发帖是心得 回帖是美德

该用户从未签到

3#
发表于 2022-6-21 15:11 | 只看该作者
低成本实现FPGA中的动态相位调整
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-4 05:06 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表