请教个关于PCI Express信号阻抗控制的问题

qq451356924 · 发表于 2019-6-24 15:46

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

看了一个关于PCI Express Layout gudie的文档，其中关于阻抗的要求PCI Express link traces must maintain 100 Ω differential / 60 Ω single-ended impedance
for 4-layer or 6-layer boards; and 85 Ω differential / 55 Ω single-ended impedance for 8-layer or 10-layer boards. 为什么PCB板层不一样会有不同的阻抗要求？

hhhq2008 · 发表于 2019-6-24 19:26

参考层不一样

topwon · 发表于 2020-9-29 11:06

我猜是层数多了，层间距小了，要满足原来的阻抗要求就可能导致走线太细，不能满足工艺要求，所以适当地降低阻抗目标值来保证有足够的走线宽度。。。。。

huo_xing · 发表于 2020-9-29 10:57

这个主要是方便布线吧。4~6层主力布线层是top/botm。
可以去看下阻抗，85Ω在表层线宽/间距会很大。100Ω的会好很多。

张湘岳 · 发表于 2019-6-24 21:31

文档有更详细的内容吗？比较奇怪，没见过这要求。

apeng168 · 发表于 2019-6-26 12:44

这个我也看到了，哪位大神来讲讲

anguchou · 发表于 2019-6-29 22:36

参考层關係

qq451356924 · 发表于 2019-7-22 13:13

张湘岳发表于 2019-6-24 21:319 x% e: Q+ _4 @, c
文档有更详细的内容吗？比较奇怪，没见过这要求。

这个文档

张湘岳 · 发表于 2019-7-22 19:35

qq451356924 发表于 2019-7-22 13:13
* \8 M5 s( M9 ~- D$ c2 ~这个文档

供参考。

anguchou · 发表于 2019-9-4 22:15

20797ce · 发表于 2020-8-14 22:18

还是没有理解

小老头 · 发表于 2020-9-29 10:51

好帖子啊，学习啦

小老头 · 发表于 2020-9-29 10:53

好帖子啊，学习啦

liszt94 · 发表于 2020-9-29 11:10

过来学习学习，岂不美哉

小老头 · 发表于 2020-9-29 13:25

好帖子啊，学习啦

帐号		自动登录	找回密码
密码			注册

请教个关于PCI Express信号阻抗控制的问题

EDA365欢迎您登录！

点评

点评

评分

点评

评分

浏览过的版块

推荐内容 /1