本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于FPGA的斜面冲击机末速度测试方案
返回列表 发新帖
查看: 267|回复: 2
打印 上一主题 下一主题

基于FPGA的斜面冲击机末速度测试方案

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-16 16:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
基于FPGA的斜面冲击机末速度测试方案
) r( k+ n0 V/ R7 K1 C1 }3 S6 m  l
! O. x+ D2 j0 U4 C
提出了一种基于FPGA的斜面冲击机末速度测试方案，经过作者实际测试表明此设计方案具有一定的实用性，达到了预期的结果，并且具有较高的灵活性，可靠性及稳定性.3 `7 p* _$ ^) s& z) V  W8 k
游客，如果您要查看本帖隐藏内容请回复

- S7 m' J* @7 W% s, S" _- G* ]5 s# P1 ?3 Z* J0 k! a( c

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
雷北城

该用户从未签到
3#
发表于 2022-10-13 17:35 | 只看该作者
基于FPGA的斜面冲击机末速度测试方案

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-1 05:20 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表