本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于FPGA与DDR2的ADC采样数据缓冲器设计
返回列表 发新帖
查看: 300|回复: 2
打印 上一主题 下一主题

基于FPGA与DDR2的ADC采样数据缓冲器设计

[复制链接]
House

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-12 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
基于FPGA与DDR2的ADC采样数据缓冲器设计

+ F( y" k0 T' N8 i8 u& p( A  ^8 y6 y
介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步接收设计
% b7 b! m+ m: l, x
游客，如果您要查看本帖隐藏内容请回复
/ L" f* V4 R2 ^7 K: Q. X0 S) ?* Z

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
雷北城

该用户从未签到
3#
发表于 2022-9-6 15:57 | 只看该作者
基于FPGA与DDR2的ADC采样数据缓冲器设计

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-1 06:54 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表