基于FPGA与DDR2的ADC采样数据缓冲器设计

House

基于FPGA与DDR2的ADC采样数据缓冲器设计

2 ^3 s& a: D! e- L8 O
) N: v1 J  k6 k* B介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步接收设计
) h) s3 h$ p# \- `

游客，如果您要查看本帖隐藏内容请回复

" D# U+ c) W" d: [; z

fanichicl

申请查阅

雷北城

基于FPGA与DDR2的ADC采样数据缓冲器设计