找回密码
 注册
关于网站域名变更的通知
查看: 266|回复: 1
打印 上一主题 下一主题

FPGA ------- 调试设计的指导原则

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-6 15:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
对于FPGA调试,主要以Intel FPGA为例,在win10 Quartus ii 17.0环境下进行仿真和调试,开发板类型EP4CE15F17。主要包括一下几个部分:' s0 N0 ^9 p0 n# T9 X4 Z, c
0 F. y8 W8 c% y1 q' h  j
- FPGA的调试-虚拟JTAG(Virtual JTAG)- p" ^% m7 }0 S, M" `5 A
- p& \. M- Y; z& I
- FPGA的调试-在线存储器内容编辑工具(In-system Memory Content Editor)- p/ w  D2 M$ `: e6 z0 c

% |$ Q3 I5 ~; O9 O1 s- FPGA的调试-内嵌逻辑分析仪(SignalTap)
6 \7 `, e' H7 t7 ~, }- {
) O3 H& y! t7 h, V" a' M- FPGA的调试-LogicLock
( R4 \, k0 I/ x; F$ I
) q, x+ B+ c9 J) s7 m. l. N- FPGA的调试-调试设计的指导原则$ V! d6 W( r% B/ Y+ h! M! a' P) S* C

; l5 T/ @( K$ v$ I- A: D2 r! I$ [上述内容主要参考《通信IC设计》,有兴趣的可以自己购买书籍进行研读。
& m' b) K, B5 Z; H1 M4 t# d6 U* t& g* O9 D0 b
调试设计的指导原则. w* j" [% w- U' Z0 j
游客,如果您要查看本帖隐藏内容请回复
% Q+ W! `$ x: n  L; K. k

$ A" M0 `4 ^2 P: N

该用户从未签到

2#
发表于 2019-6-6 17:16 | 只看该作者
回复看看隐藏内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-10 10:49 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表