FPGA的调试-虚拟JTAG(中)

uperrua

FPGA的调试-虚拟JTAG(中)

对于FPGA调试，主要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。主要包括一下几个部分：

* U. B% y) d2 `' I

- FPGA的调试-虚拟JTAG（Virtual JTAG）

5 e. ^9 `5 o9 [6 i

- FPGA的调试-在线存储器内容编辑工具(In-system Memory Content Editor)

" L5 n/ }* A  Y5 S

- FPGA的调试-内嵌逻辑分析仪(SignalTap)

$ {* d8 i' m5 L7 h4 S3 T5 Q  c

- FPGA的调试-LogicLock

- s# @: T  }- a

- FPGA的调试-调试设计的指导原则

上述内容主要参考《通信IC设计》，有兴趣的可以自己购买书籍进行研读。

% I: t' ^# e1 ^
  u) Y! a2 Z4 ?  K
/ X" {5 H/ k! _8 D
1 `7 `. ?* \  K1 h' ~* Z, \5 p
, a( M7 U- u( o$ v/ I# k: g
' l# M1 n0 ~7 B

2.简单实例

3 p, E: G7 g; n3 a

这部分是一个简单的例子，主要参考一篇博客：传送门

/ j! W1 h& t, J5 f

(0).新建工程

: t. e: A! k& r" K( n
8 w6 v' v4 G( _( S
' r$ U/ h9 e) N, s# `& s& e

游客，如果您要查看本帖隐藏内容请回复

# R5 U5 k1 Y- ?3 T1 N' c

! i) Q# p9 N, q5 R

relchhiclty

发帖是心得 回帖是美德