EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
串行FIR滤波器设计(1) ------- FIR数字滤波器的FPGA实现(二)（中） " r' z# i5 z# g9 t7 P
文章目录 (二) FIR数字滤波器的FPGA实现-串行FIR滤波器设计 0 串行FIR滤波器基本原理 1 基于移位寄存器的串行 FIR 滤波器 1.1 基本理论 1.2 设计实现 2 基于双端口 RAM 的串行 FIR 滤波器 3 系数对称的串行 FIR 滤波器的设计 4 两种串行结构的 FIR 滤波器性能比较 1 H* S6 j8 \0 h6 B/ F! _
- d( z% Y' V0 G/ w
8 K, u, `6 c$ i5 o d) l; Q# n$ ~( c0 ]) F R m% O6 i
1 基于移位寄存器的串行 FIR 滤波器 1.1 基本理论 基于移位寄存器的串行 FIR 滤波器其设计思想是输入数据的动态流动是以自身的流动而非通过地址的改变实现的。对图 2.2 进一步分析可知，每完成一次滤波运算，输入数据沿数据窗推进一格即总有一个新的数据进入数据窗并占据数据窗的第一个位置，数据窗内的原有数据整体向前推移一个系数位，且总有一个数据移出数据窗。以fs表示输入数据采样率，它反映了输入数据进入数据窗的速率；以fclk 表示滤波运算的工作速率，它反映了乘法器的工作速率。定义输入数据的生命周期是指输入数据从进入数据窗至移出数据窗所持续的时间。例如，图2.2所示的输入数据x(0)的生命周期为4 Tclk(其中Tclk=1/fclk)。对于N抽头FIR滤波器，一次滤波运算需要N次乘法运算，故fs和fclk之间满足下式所示的关系式。
/ q7 d' Z* L. w1 S( E6 T4 S0 g: F# W8 h4 d( g
% I1 W p: S6 c8 } |/ \ x& @7 C
| 
[复制链接]
/1 
发表于 2019-5-31 14:01
收藏
淘帖
支持！
反对！