|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
6 E" F# ~5 J9 |8 O
- ]/ d) p0 z; [! |1 N1 o3 g/ f5 v* O' k
$ R) J* S1 T! G5 e* v0 ~
6 $random) j7 l' V. P7 _3 k1 n
$ L; Y5 t, Z9 v& w; b
2 ?# t3 {0 z6 ~. B% _, K4 L, l4 K' M( T; Q) z' O/ L# S- I; b
! L% {3 [; \/ |* f) B Z0 w! Q/ R! }9 @( s) h" e3 y
, [" [& P" {2 m2 g# J" R! ^
X: }) k5 A2 m5 _
- p4 L: _9 M, D3 q
2 s1 b. T' q8 [6 b* f; `9 o3 J# m( n# r4 |
" p- r' ^6 H# c |
|
/1 
发表于 2019-5-28 14:49
收藏
淘帖
支持！
反对！