|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。7 e. M5 a$ y& M
- P% M# ?$ o: ~3 q$ j- w8 m
9 N% m C; ^ O% W7 } b$ t
' g9 y/ ~ s# _. K* W% R& N: S6 $random
, \, L5 Y e: Q* j Y) V0 ^! _
! @6 d1 ?4 o* R; p% W* H0 U" \5 r$ w- D: N( B6 a$ C6 X. y3 {
8 L9 x3 }( J, H* F' D# d
+ C' q7 u$ ~7 N! }% ?' m5 f
, l8 {* f- n3 u
1 n0 k+ s% t& g5 B) P( V% J7 }% F1 p$ }3 ?
- I# I* o0 L4 h; J0 [% b
' Y. E7 o8 y; g3 X
8 y6 e" V3 c0 o0 n7 \) d: j6 h, ~$ ]! g, K( u$ Y( b# }
% w2 q4 F. I3 V# m C V |
|
/1 
发表于 2019-5-28 14:49
收藏
淘帖
支持！
反对！