FPGA篇（三）Verilog系统函数介绍5

thinkfunny

在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。 8 U7 T1 a$ X# t. ]+ r6 h" g 7 J* D3 r# w. p' v- W& B& J/ m' C5      $fclose 游客，如果您要查看本帖隐藏内容请回复 ; l" M5 b8 w, @3 u- W6 `! b7 [ / e6 v+ K, N% l7 r - I0 v) w2 a* Y- f0 a ; E6 ?! u' Y& |" e7 s( B# w

Demyar

回复学习学习