FPGA篇（三）Verilog系统函数介绍5

thinkfunny

在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。 ' F6 ?6 Y* T& ~. p5      $fclose 游客，如果您要查看本帖隐藏内容请回复 2 ~. U( ?+ `. G4 [ 3 i; M- N0 U$ C  X( v; P- N1 f - @# Q* g3 F7 A9 F / N. O1 u& D! W* i! ~ 2 [; h  l  t( k) Z9 z1 U

! {: r6 f! K+ T9 z1 R, a

Demyar

回复学习学习