for循环的思考 ------- FPGA

uqHZau

    以前的学习的时候，没有用过verilog中的for循环。在数字电路的课堂上，也经常会想循环电路到底是一个什么样的电路呢？在我的脑海中，感觉循环电路就像那种重复利用已知电路的电路，我是这样理解的：for循环语句块中的执行语句是一样的，其生成的电路也是一样的，这个电路我把 它交做执行电路。那么循环电路是不是就是根据条件判断运行执行电路呢，就是那种类似于负反馈电路。根据执行电路输出的一个结果来决定下次 是否要还要继续运行执行电路。
  q. v3 ?& m& z0 b4 c$ J. r

游客，如果您要查看本帖隐藏内容请回复

4 T, t3 o/ c" {  n5 K9 L

wu68aq

thanks for sharing

caoweifeng

非常好

dqwuf2008

看看啊
7 s6 O2 m4 k: z# T. C8 p% i: p