|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
) s& G5 \3 _4 R7 M1 H
9 [( I+ m- q! G$ m/ S: I' I2 f- l# [' C" I
4 $fwrite （$fdisplay）$ ^: U6 M: t- r, M& t
; Y- k% S% V5 p7 @0 v
' c/ h* w% T: ~/ Y
# L5 {8 i9 `/ V; ~2 N. o
/ y7 B6 z* g) H+ w' g: b, d0 s: n) O! g4 |6 t
) D- E; ^; s; v2 l
/ ^' w; [# E' E% ~! J# J7 e+ l* |
/ ], c6 m) o/ R$ N# a3 `
- X3 X6 N9 y6 p; N0 k
/ k# } \# g( z$ e6 }/ y
: a& k$ d. V. l4 B) n) A
2 @4 ^, D! m) L2 x9 x* j3 B6 V: P" K+ s9 g+ l8 ^
B6 B$ ~, L2 [! ~9 B |
|
/1 
发表于 2019-5-28 13:31
收藏
淘帖
支持！
反对！