|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
5 Z: M$ f: U& s* G4 y" H: K7 y% v
! m; `( @& J$ N/ {( D9 c5 Q$ h& L) p, [9 C5 g) @9 t- d1 ~0 F0 R
4 $fwrite （$fdisplay）
7 |" G3 t+ P. j8 k; p9 z
2 w" z4 ?6 N' E* G0 V/ I: L6 }! h& J) j) N
4 B) E9 b3 I3 E0 N+ U7 i
) u' e$ N2 k8 \4 K5 z3 b8 Y! L5 X7 Z- @( t' g! ~# ]
+ i; y8 n2 w" B
8 o! j# S S; Y, q2 [2 J
4 g' W6 C2 p0 S% B; t
% j2 w8 {* j' E% |3 d# ^9 i' w/ U! N/ J2 p8 S
& V; i) D3 D. g: u+ y
! _4 ^! V, y# o: V9 G
, m) p8 k* F, S* _/ u' d: R: V3 G: n1 R/ D% C& n- G# x, m$ O! a1 m$ G
|
|
/1 
发表于 2019-5-28 13:31
收藏
淘帖
支持！
反对！