FPGA篇（三）Verilog系统函数介绍3

thinkfunny

       在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
: j; ?# {1 B! _5 W- B7 k% S$ l: C
) T6 k, K  [4 A9 J* R& Y7 q4 _3     $fscanf

, l9 [6 C; _9 F( @- x2 m! v

游客，如果您要查看本帖隐藏内容请回复

helendcany

谢谢分享