本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA ------- UltraFast设计方法学：时序约束
返回列表 发新帖
查看: 190|回复: 1
打印 上一主题 下一主题

FPGA ------- UltraFast设计方法学：时序约束

[复制链接]
uperrua

该用户从未签到
跳转到指定楼层
1#
发表于 2019-5-28 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
FPGA ------- UltraFast设计方法学：时序约束
) d4 X, h, x. F( T4 v
# i+ r* V  k. V4 P

( |( k  {+ _1 l$ w
5 f- D+ }4 \  r
9 O5 @0 a0 }, l

7 q. I) C& [- ]3 ^' K
9 d4 g: G/ m$ b# H2 Y: f
其余部分，请查看附件和续篇
) o0 L7 l. |/ x+ L4 Z: d; M" N- K! {
1 s! S7 f* ~- [
游客，如果您要查看本帖隐藏内容请回复
: ?6 n( q$ P  w. o! f$ a
1 Z) `; C4 J/ K$ j  u# g, z
* T2 L# m- F" k7 V4 Y. m" _
; A- j) d7 s0 S# ~( ]/ @
" `, J* T, o! I7 K5 E

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
Demyar

该用户从未签到
2#
发表于 2019-5-28 17:05 | 只看该作者
回复看看是什么东东

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 04:51 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表