FPGA篇（三）Verilog系统函数介绍2

thinkfunny

. r' d' \% {0 l" ?# B5 V
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。


# a8 K2 K7 B# H2 G2      $fopen
6 i' C6 N+ q/ u
; R6 d* J  k/ i; d6 q
9 |1 }4 @8 Q) m

游客，如果您要查看本帖隐藏内容请回复

1 [. Y/ u$ H& _6 g. y. T3 ?! \

cxhhqz

看看