FPGA篇（三）Verilog系统函数介绍2

thinkfunny

; Q( |$ G) t% P4 V2 v5 \6 [4 C7 B) X# ?
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
% G9 U& j; f- x
) p# [$ j* a8 ?+ J/ B
; u- s- x. \. o2      $fopen
* \( l, n$ x+ A% J8 _  g

" g" ^3 h1 [& f- {9 U( v

游客，如果您要查看本帖隐藏内容请回复

, D" i8 t( C% J! g
" \; r4 d, Q3 b, Z* ?* H

cxhhqz

看看