FPGA篇（三）Verilog系统函数介绍1

thinkfunny

/ A0 V- O% _/ O! l6 x
- \* D* a/ b. |) p  在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
' Y9 Q! I4 D+ ~# p) J
1      $display

) }! T4 q/ p; j0 L) _8 `   

游客，如果您要查看本帖隐藏内容请回复

$ J( b0 N0 S+ M: x: Y( ?
: D' w1 I( k) Z
2 @8 |& A: K9 v; P1 ~1 U% k0 n
  T. l! j: @+ k% I5 {
6 R9 [" e+ G- c

relchhiclty

最近正在找这方面的资料 谢谢楼主分享