本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 有谁知道数据时钟是否能接入FPGA普通IO？
返回列表 发新帖
查看: 343|回复: 1
打印 上一主题 下一主题

有谁知道数据时钟是否能接入FPGA普通IO？

[复制链接]
needham

该用户从未签到
跳转到指定楼层
1#
发表于 2019-5-25 19:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
' u- r% k& z0 g% S) c. ]

/ ~( N, I, b% q" iFPGA采用spartan 6 系列，请教大神个问题：FPGA采集10路串行同步信号，每路一根数据线一对差分时钟线，时钟最快可达40MHz，那么这10对时钟线能否接到FPGA的普通IO上面？还是必须接到全局时钟管脚？我的理解是接到普通IO也可以，但这样设置管脚我的FPGA程序会编译出错，不知什么原因？感谢！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 07:14 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表