找回密码
 注册
关于网站域名变更的通知
查看: 218|回复: 1
打印 上一主题 下一主题

 FPGA设计过了几年后才出现的奇怪问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-23 11:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

) C% E& P& ^8 E: y# A7 B- Q" r! O& V/ b1 Y2 K6 \
2012年的时候用Quartus8.1设计了2C5作为通信主站,当时测试用下来一切正常,然后就在工程上用了这么多年,
3 h# g3 k3 P/ o; i! N; B& ^# {% y上周一个工程现场发消息说产品出现通信问题,然后各种硬件软件测试,发现是2C5和CPU有一个信号线,CPU没摸到,所以通信就断了,而且不是所有的从站模块通信都有问题,只集中在其中的一种,而且这种模块也不是都有问题,个别现象。9 H8 e7 E5 ]+ N" P" u7 Q8 Q* h
最后拿Quartus12.0编译了一下再下载,问题就解决了,/ q& b1 m3 k8 ]2 f9 |: y. V( I& u' {
总结一下,- P) d2 S! a# F7 ]
旧版本用了5年多,第一次出现类似的问题; L) N1 Q4 k: q  v. {, M0 {
不是全部的通信都有问题,只存在于一种从站模块类型的部分模块,, ~/ l2 ~) p$ ?; s  M. @% t3 U( T
新旧版本设计文件完全一样,旧版本用8.1,新版本用12.0编译,* D6 W9 I4 q2 i0 Z" j* F, b5 U0 k
请教大神,到底是什么原因?非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 09:34 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表