FPGA设计过了几年后才出现的奇怪问题

cj223356

# j3 Y* _7 _6 V+ W% s# C
1 n, ~  x4 n7 B/ Y2 [4 U# Z0 _. v2012年的时候用Quartus8.1设计了2C5作为通信主站,当时测试用下来一切正常，然后就在工程上用了这么多年，
上周一个工程现场发消息说产品出现通信问题，然后各种硬件软件测试，发现是2C5和CPU有一个信号线，CPU没摸到，所以通信就断了，而且不是所有的从站模块通信都有问题，只集中在其中的一种，而且这种模块也不是都有问题，个别现象。
+ M& W/ R$ A% o) U) {5 h最后拿Quartus12.0编译了一下再下载，问题就解决了，
总结一下，
旧版本用了5年多，第一次出现类似的问题
5 n9 p9 J% ^0 a% G0 b) `不是全部的通信都有问题，只存在于一种从站模块类型的部分模块，
新旧版本设计文件完全一样，旧版本用8.1，新版本用12.0编译，
请教大神，到底是什么原因？非常感谢！

relchhiclty

帮顶