FPGA实践（八）PS与PL共享DDR（下）

thinkfunny

本篇只有目录的第四、五部分，其余部分请查看（上）、（中）篇 5 [* M$ I+ U, e3 F9 ^' p FPGA实践（八）PS与PL共享DDR（下） 3 `% R; L: c9 }3 l- G* n背景：很多时候需要PS与PL共享DDR作为global memory，例如卷积之中，PS将weight in与feature写入DDR，然后PL调用DDR进行运算，再将结果写入DDR进行下一次迭代。 / v" l* e  Z% e0 \目的：1.  PS与PL共享DDR，读和写。并且像卷积一样需要三个指针。2.  IPcore设置变量，能通过PS能查看到IPcore运行位置。3. 运用BRAM实现一定的数据搬运。 7 [. Y4 s' I) V! H * ?; r$ O6 r3 [6 D8 Q目录 : B: m- a/ V/ o/ P! a , G" _+ W+ P- \. s9 G4 a9 D一、IPcore编写        1.1 一种错误的接口        1.2 IPcore代码 # B! p' D) r1 @* \2 m       1.3 位置信息 8 y7 Q5 l0 n# y6 A2 Y& L( H1 ?$ q0 R; M        1.4 接口 # ~; F8 b! A: U3 @6 c  ~: K              s_axilite 3 R, O, g, M2 D, s( q, E1 N6 m( Z+ l               m_axi 二、testBench        2.1 程序编写        2.2 PS与PL的交互 三、系统搭建与hdf生成 7 s5 v( p7 q- `4 T四、SDK 6 X9 w* ?; H  z4 w8 Z& a1 D       4.1 用malloc的方式开辟内存 . K' G& M% \2 ^3 p0 _: x/ B! p; T0 P1 y & w1 Y* q) q6 Q3 @+ S, D+ I       4.2 指定指针位置 3 W7 F0 T5 T: W& T8 K3 d8 k五、SoC 2 N+ j) m3 c0 h/ l% h0 \ + F0 p/ y$ t1 |; d- a       5.1 交叉编译 # _, s) U* f% B        5.2 驱动 4 s( C: i) u% a; V# s        5.3 运行   j( J" `7 \& b% }4 G8 t+ M- ]! m

; D/ f1 [* p/ s% ~' u- R

5 d! w8 y/ w+ A6 d& U/ R) n" J
( u& z% }0 Q# B! V% m8 {8 g( j9 M8 K

0 W4 t9 v5 q! w- w* d% b



四、SDK
( w7 h& @9 t' M
7 E1 H: ~5 S8 p- r; a7 x* y----------------------------------------------

//created by Xing Xiangrui on 2018.12.25
3 X: n( M* I* p/ Q
* O7 \+ b3 T. |- k' R: u//This is the SDK code to test share DRAM

//Write through PS to DDR

( |5 q4 e- e$ `0 M! g$ N//Run PL : read from DDR to PL and write from PL to DDR
3 }- T3 f% K  \# |% ~
. l. r5 j" N+ E# E9 y) }8 _//Then read from DDR to PS


  k( T9 V" ^9 N
9 }" x2 L, a9 L7 Q* ?

游客，如果您要查看本帖隐藏内容请回复

- u) A' x' d4 B) i5 \
8 _+ b3 r: w0 w- B0 V; [* c+ i

kinidrily

申请查阅