FPGA基础知识（六）UG586 Mermoy Interface Solutions

mytomorrow

FPGA基础知识（六）UG586 Mermoy InteRFace Solutions

4 {4 T+ r- F; R9 u6 s$ C
/ a1 x/ r7 N7 W5 [1 a% b. l

) x, }1 ^3 S2 a* g

6 j* z; L8 ~: K8 Y背景：FPGA的片上BRAM内存较少，难以实现大量的存储。DDR的内存较多，若可直接用FPGA调用则可以实现很多东西。

目的：运用MIG调用DDR相关文档学习。

参阅的文档：DS176：Zynq-7000 AP SoC and 7 Series FPGAs Memory Interface Solutions Data Sheet
, [5 P" f3 h# A
1 m" O  x- Z+ b$ q3 X                     UG586： zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions
; }* J* z% [: o0 \7 \3 X* {1 Y
( F  r+ ~# q5 ^. h8 `目录


% j1 m1 a6 ]2 M! s( B: b1 Z9 j一、简介
7 \( s$ {$ q7 P: V. X
$ X8 I2 b/ O+ w5 x8 X1 E' S
二、在vivado中运用MIG（Memory interface generator）

+ x; ^! V& b; {, g/ y' S1 ~) h. z3 t
9 F1 w7 ?! U% o+ k8 @三、定制与生成MIG core
3 N) _9 q- q( l
# Q8 b! i; U* O* k' P
9 s/ g3 x6 t1 ^* X四、其他选项
# ?( [: D6 {7 \$ E6 K1 n

% u  @/ C5 W) ~; K五、vivado集成设计环境



9 n) ]: U9 `% \4 Y! Z
% u- c( ^6 a5 a一、简介
% n- U& F8 S  S7 [: l
Xilinx 7系列的FPGA的内存接口，MIS（memory interface solutions）core是一个预定制的，控制器和物理层接口，是AXI4（AMBA Advanced eXtensible Interface）DDR3与DDR2 SDRAM设备的从接口。文档UG586： zynq-7000 AP Soc and 7 Series Devices Memory Interface Solutions 提供了定制core和接口的细节。
- ~& u: S. r; s( J3 X
相比之前的版本，Xilinx 7系列的memory solution接口优化包括：

游客，如果您要查看本帖隐藏内容请回复

' Z/ O) r8 r9 K
2 K4 s- B; n0 `' Z3 [

gaoxings

回复看看隐藏内容