TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Quartus警告分析 warning（有用） 2 ]7 ^; R0 d, W
- {3 s! m C, a* x$ K) e
1.Found clock-sensitive change during active clock edge at time on register "" 9 {# N9 S) e: F( ^% i3 w5 g
原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确.
. h$ |$ e0 J* Q. I# T/ |. D措施:编辑vector source file ' V4 h6 S, t, V8 s: v1 `) D0 d
. R. l) q1 z- c2 ^/ z
1 l) h% s( f$ |/ H$ h+ X7 h- p: `4 g' N' i4 s1 G& P
|
|
/1 
发表于 2019-5-21 13:50
收藏
淘帖
支持！
反对！