|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本篇只有目录的第三、四部分，其余部分请查看（上）、（中）篇. V2 J" V: X. v5 g
/ q$ {2 }! P b5 B卷积函数的FPGA实现-------对IPcore进行HLS及RTL输出（下） . j* @' N, n* R% @9 Q
0 v" N- z: \2 n7 E; j* [
背景：MTCNN的卷积被实现为IPcore" J6 g6 [2 z0 F; O5 g9 ^- N+ G+ t" }
, k- R( m2 z" |# }" A
目的：HLS通过IPcore，输出RTL! \4 e" e( D- O4 A
+ E! Q# s0 z4 `/ K9 w/ g6 D" S目录
$ {0 r, P0 i" B- X3 a {/ W7 t& }. e7 ?. Z% _
一、删掉一些语句% ?9 V6 P& d0 }2 g
: a) h7 E" }0 {2 `
二、加回DATAFLOW与UNROLL& O/ w- L; Q+ B$ s
- N! X! \4 _; Z1 G6 g5 U4 e0 b 2.1 N_PE=8# \2 q4 D( W6 C1 s: R7 @3 m: q
P8 q# u3 s6 [. k) G7 q/ |. U 2.2 N_PE=4
+ h% \+ V: M& g, d/ P" J
$ A$ T0 d8 _/ O4 o: j) v9 U三、最终IPcore占用的资源
" A0 p* I9 G \+ T7 n6 U# l. G( W0 k' v6 n' K5 F* K% R9 d
7z020. L+ G$ r f* Z; `$ _& G4 W' `
; c1 n* c/ S0 f8 N
7z035ffg676-2& ^" F+ M2 z S5 j4 s
, L4 g. }+ B! R
四、输出IPcore为RTL
) f* o8 y6 W3 m1 c: U3 E7 O* E
% {+ |7 b% U$ }' p$ W& W! D: z. U0 \* H; \; h! W- {% g
7 l+ p9 v; Y% b$ |) a
, K" x: C# m' `" |, S. J$ @
5 t: X9 P2 u$ c4 V6 t- N
D z# W+ q- B2 h
% v _9 S% i0 S1 A) s- D
# N% U1 M1 c: N5 R2 I$ h三、最终IPcore占用的资源
! z4 F& n/ l% Y7 u; q
: c5 u' d A& p ?: G, n& |7z020
% t; S' F8 j$ X
. \/ c- z1 M& o0 s- k+ ]7 ?3 }5 [8 C7020平台上。为尽快输出IPcore，暂时不加TRIPCOUNT指令输出时钟周期，时钟周期后续优化。暂时第一时间将IPcore实现在FPGA之上。
/ L' J6 S0 P9 @& K
( @8 M, C2 T$ Q6 l
7 l" i+ q( J0 g m) R* Q( M/ o
* b' y( _. q9 L' Z- z
7z035ffg676-2
6 d& n8 o! V* O0 X3 t7 w# O0 J |* Q4 }$ } X
4 A, @2 S# }2 f v0 U" \+ f |
|
/1 
发表于 2019-5-21 13:38
收藏
淘帖
支持！
反对！