|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本篇只有目录的第三、四部分，其余部分请查看（上）、（中）篇
) @+ J }: ^) }! b/ @3 T+ E0 q) m: ?7 ]; _- M7 ~: x
卷积函数的FPGA实现-------对IPcore进行HLS及RTL输出（下） : _8 Q/ c3 Q/ @* T
/ O, r: @$ Z( c; y: X3 j/ q
背景：MTCNN的卷积被实现为IPcore* T+ K% d3 Y+ }0 t
( `# }! |6 T' q2 Z @1 A5 z) E. W
目的：HLS通过IPcore，输出RTL
, w' @. U1 S' H) Q" M! g% N9 q; Q9 u
目录
" u; M* o6 T2 w* k4 ^3 Z9 ~! X8 N) ~* p+ E8 i
一、删掉一些语句2 s: ^5 e8 F& `1 L) S0 _
+ C8 B) l$ p2 A9 z
二、加回DATAFLOW与UNROLL3 A; ^" A6 p2 [6 A9 @( S4 M
' q! {% @" U# [ 2.1 N_PE=8
% u- }3 s1 T, X: f3 n, f) D& u" G; J/ ~2 F* y
2.2 N_PE=49 v. c0 d. ?& _( |, j
q; [$ x! H: V0 g" O三、最终IPcore占用的资源- o. W$ P5 l9 e- W
3 R! L' K; |2 |$ S9 y% o 7z020( P4 p" c) l: {/ S- p
9 E; X' j$ f4 v3 F/ E3 j' p 7z035ffg676-26 `9 K2 |$ H) E- P, ?
1 D8 T; w' C$ W Y; G/ v3 s- \
四、输出IPcore为RTL
8 b9 x) f$ M) R! @$ G2 k
! N$ I0 U( L; B# ?" t8 H* s7 H& \
8 `# t. `4 J/ r9 f5 x/ y3 }& u4 g R5 y, a8 R
/ c/ c x9 M1 e' j, j4 Y
, Z* z: N4 _% W6 c
2 H6 j% N' V! X: s# x* F7 |1 B, E+ ?( N M1 P. r: c8 H' F$ c
1 C4 z s8 Q' @' ~/ U
三、最终IPcore占用的资源
6 l2 B2 ~/ H$ ^+ D6 O) |5 r, O) G$ w4 J" L+ |
7z0208 E; F# v9 Q8 ?1 _' C7 }& t& b
, O/ \" g! I+ b! P. f
7020平台上。为尽快输出IPcore，暂时不加TRIPCOUNT指令输出时钟周期，时钟周期后续优化。暂时第一时间将IPcore实现在FPGA之上。
4 ^0 I2 P' X1 n' X, r
& p- k' q2 H8 z. [* D* c
4 b" \1 [! T) F. p: t: q
* S! b7 X; ?0 L7z035ffg676-2
) a3 c! p, U: N9 E5 s9 C& a# U8 B5 |: n
4 A# K& J# Z+ l
|
|
/1 
发表于 2019-5-21 13:38
收藏
淘帖
支持！
反对！