|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
网上说去耦电容的帖子很多,每家的说法都不尽相同。小弟刚入门,看得是一头雾水,甚至把IC去耦和IC电源引脚的去耦是不是同一个意思都搞混了~
1 K/ @, e$ E! D, U. O {. w L; o% y% t9 {" F2 V! v& i& B
目前的理解是:从电路来说,总是存在驱动的源和被驱动的负载。如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。3 L" Q, \# V& Z! V& e; a# N
. C7 D- g( \8 z3 O0 a& k' @0 F
PCL卡工作一般都是采用主板上PCI的时钟吧,PCI最高的工作频率是33MHz。那这个工作频率和去耦电容选择有什么关系呢?有的话,如何去选呢?选多大?选什么类型的电容?0 i0 e: x6 `/ W% W$ U* S9 F
1 ^; O- Y( ]' n( I 还有个数的选择,假设我用的IC有10个电源引脚,那又应该用多少个去耦电容呢?
3 C4 M- Q0 ~; D
3 G( X, R8 _7 e1 u/ N: n( c: K" N 请不要简单地说选择几个0.1uF之类的,最好能给个计算过程或者公式什么的。论坛里的新人应该不止我一个,大侠们给我们新人上上课吧!小弟在这里说声“谢谢"! |
|