Allegro 17.2导第三方网表的方法

這侽孓譙悴丶

5 P; z- S( ]3 }) r+ W& [! A

游客，如果您要查看本帖隐藏内容请回复

+ L! T0 x- }5 g) z/ l: r* |
2 r& w  Z# i5 n  T  b" c
2 ]" t$ [! Z; c& g) y3 X3 E$ A7 {

這侽孓譙悴丶

cxhhqz 发表于 2019-5-20 16:29
& f* F8 i0 w4 r用orcad设计原理图，allegro设计pcb，大家主要用第一方网表还是第三方网表？优缺点各有哪些？能否具体详 ...

9 v  N$ F5 l  P5 i, m" J大部分是调第一方网表吧，第一方网表支持与PCB进行交互，但第一方网表比较严谨，pcb封装必须跟原理图完全一致才可以，而第三方网表调入的PCB不支持与原理图进行交互，但第三方网表没有第一方网表那么严格，比如，原理图的器件管脚数目可以比PCB封装的少，但不能多（第一方的需要一致才能将器件放下），导入报错问题比较清晰易懂，比较容易解决，第一方的报错刚开始用可能比较难找，不过用多了就知道怎么查错了！

這侽孓譙悴丶

9 z! d9 \' b& b# G& ]2 s

xzjialei 发表于 2019-5-20 13:26
7 G' W: ]* V% U; ~% v大神处处有，有什么办法可以将17.x的pcb降为16.x版本

方法1：网上有人在卖skill安装包，属于收费的，里面就有工具可以直接降的；

方法2：如果只是想要里面的封装或部分走线或参考设计而已的话，可以将pcb转成AD格式的，然后AD再导回低版本的allegro即可利用里面的封装或走线了；17.2的brd转AD可以参考以下链接方法：https://www.eda365.com/thread-202232-1-1.html

xzjialei

看看，学习一下

xzjialei

大神处处有，有什么办法可以将17.x的pcb降为16.x版本

anguchou

abraveone

please let me check it ,thanks

cxhhqz

看看

cxhhqz

這侽孓譙悴丶 发表于 2019-5-20 13:38
方法1：网上有人在卖skill安装包，属于收费的，里面就有工具可以直接降的；
+ s7 N  U" `7 S. B6 ?& q
2 a; ?: @& C/ J9 E1 _方法2：如果只是想要里面 ...

+ U# u8 W( S8 U. q7 ?. W/ Y  Y用orcad设计原理图，allegro设计pcb，大家主要用第一方网表还是第三方网表？优缺点各有哪些？能否具体详细说明下，感谢。
尤其是txt文档的作用

cxhhqz

這侽孓譙悴丶 发表于 2019-5-20 16:40
大部分是调第一方网表吧，第一方网表支持与PCB进行交互，但第一方网表比较严谨，pcb封装必须跟原理图完全 ...

4 ^! n& O+ q3 f. X/ D# J) k但是第三方网表也支持交互啊，而且可以代入更多信息进pcb中，第一方网表能同时代入位号和（阻容）值等，
6 z5 `* @6 Q3 C6 |  N* h5 Z* G, F选用哪方网表对后续仿真有影响吗？

這侽孓譙悴丶

cxhhqz 发表于 2019-5-21 08:41
6 E1 }) s9 \. [! G" M$ S但是第三方网表也支持交互啊，而且可以代入更多信息进pcb中，第一方网表能同时代入位号和（阻容）值等，
6 `. o* i1 O* _3 }* C$ K$ v8 @ ...

对仿真不存在影响吧！
3 n6 L3 K+ L- u& D$ y. t3 t

bingshuihuo

看看，学习一下

yangjf_sh

看看，学习一下

lylicquit

路过，先看看

melody55555

kankan