本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › verilog语法规则个人总结 
返回列表 发新帖
查看: 211|回复: 2
打印 上一主题 下一主题

verilog语法规则个人总结 

[复制链接]
Taio

该用户从未签到
跳转到指定楼层
1#
发表于 2019-5-17 07:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
verilog语法规则个人总结

- Z  K! ?+ k7 F3 v) L
5 N; G$ P# Y+ {, Mverilog语法规则5 ]( g0 o; g# a6 H/ B
1.Verilog分以下四个层次：
6 k7 f! @# Y, `9 Y( v
% N  b1 ]/ F% ^$ z+ S4 L1 ~  ^0 d
游客，如果您要查看本帖隐藏内容请回复

, E# {5 X, ]8 ~% F, a1 v, B
1 A0 y% F9 `1 R$ e5 N

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
guowulin

该用户从未签到
2#
发表于 2019-5-17 07:42 | 只看该作者
verilog语法规则: z& h3 p3 w; C8 J, v

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 19:35 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表