找回密码
 注册
关于网站域名变更的通知
查看: 296|回复: 2
打印 上一主题 下一主题

关于FPGA的FIR滤波器

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-9 11:19 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
; X/ G4 D  G# w$ p0 k+ G
最近在做课题的时候遇到FIR滤波器,我就用ISE自带的IP核完成了,但是输出并没有滤波是怎么回事呢?
+ z( ]  r( X% A; U3 E7 C) o( w比如我设计的滤波器为50Hz的低通滤波器,在MATLAB里面获得系数并且归一化为整型,将系数搞了进去,完成了IP核例化。( b' |6 i5 a- Y; {
同时,滤波器前一级为A/D电路,这个是调通的,没问题。整个电路结构如下图
4 t% [' p1 H1 s; w' V  
7 z4 \$ p, f7 u+ N4 ~ 3 \: Y* d( E7 q, Z
在测试输出的时候用信号发生器作为信号源,经A/D转化后进入滤波器,输入为50kHz,但是我通过Chipscope查看滤波器输出,发现并不能滤波,只是将波形放大而已。; X' }3 j' B: }2 q/ X, L& z( c
这是怎么回事呢?我猜想是由于系数归一化的时候进行了放大导致输出也变大,不知对不对呢?9 w, q1 P; g/ Z/ |
有点想不明白。请大神指点,非常感谢!

该用户从未签到

3#
发表于 2019-5-9 18:09 | 只看该作者
应先单独调fir
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-10 00:53 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表