简单聊聊FPGA的一些参数

cpupygu

今天我们来聊聊一些更为基础的参数，由于最近工作忙碌，不加以深入挖掘，仅仅以概念展示。

: z9 u. B( p$ K) e6 \5 `

, N+ h  I3 Y- p我们选型会涉及到的参数，基本在上图红色方框中。
8 N) h' K/ g8 Q8 p' G1 f  x
, S( c/ C+ E. A! m5 y1、资源
/ m' u2 _3 Z; b+ {& }$ O4 ]1 t
5 P8 }: }, M$ ~" |. c逻辑单元LE

用于完成用户逻辑的最小单元，位于FPGA器件内部。（重点也就这么句话）

$ J6 l: y. P5 a1 j6 h- l附：逻辑单元在Intel叫作（Logic Element，LE）LE，在Xilinx中叫作LC(Logic CELL)。一个逻辑单元主要由以下部件组成：一个四输入的查询表(LookUpTable，LUT)，一个可编程的寄存器，一条进位链，一条寄存器级连链。
) r  B! I6 L& r7 a, ]7 k8 }$ t
自适应逻辑模块（ALM）+ALM寄存器
2 _2 e- |  }5 Y4 H8 U4 I5 [- A解决LE级联和反馈才能产生具有较多输入函数的指标。

& E5 A; B% c/ Q$ X( [3 s来自HypeRFlex体系结构的超级寄存器
1 Y0 H& o! d( }  [  ?比传统没有用HyperFlex体系结构多了额外的布线和逻辑资源，就是节约了资源而性能又提升的意思。（重点也就这么句话）

, }, z* [) u- N( @3 R, ]附：在HyperFlex体系结构中，内核阵列、互联和模块输入中均引入了可旁路寄器(HYPER-REGESTERS)，使用超级时序重排技术，寄存器可以从ALM移至超级存储器，不但节省了逻辑资源而且大幅度提升了性能。

' b! h2 w) r3 p& L2 h可综合的可编程时钟树
这个解释起来有点难度呀！！！记住这个参数先吧。
9 ]8 u; J" I/ X5 j# k
/ Z* C, Z  ^9 KeSRAM存储器模块+eSRAM存储器容量
/ S) K5 y5 t  W; G. D' y; w( Z$ A存储你程序的地方（重点也就这么句话）

* \; a0 z0 L# S- }& p- k附：静态随机存取存储器（Static Random-Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。

M20K存储器模块+M20K存储器容量
指大小为20kbit的memory块，FPGA里面的memory资源都是一坨一坨的
8 n- C9 k" j, x2 ^0 w
MLAB：

就是多功能的LAB，既可以做LAB，在有需要时，综合器可以将它作为memory来用。

精度可调DSP模块+Peak定点性能+Peak浮点性能
+ d" G0 P1 c1 H" V
. N8 [  ]1 \% z1 m1 Y6 {这三个模块都是来描述FPGA对精度和浮点运算性能的指标。（重点也就这么句话）

) C7 x, w3 s. S" I* n2 G附：DSP 模块有标准精度定点、高精度定点和单精度浮点三种可用模式。设计人员利用这三种模式，可以实现从定点到符合 IEEE 754 的双精度浮点运算的各种不同算法。硬浮点处理支持设计人员以相同的定点性能和效率在浮点中实现其算法，且不会对功耗、面积或密度产生任何影响，也不会损失定点特性或功能。
9 H* q, }" W# c' \
3 ?# n: G9 t' x* e
' Q' c& z% C/ Y( m) L

helendcany

下次接着聊聊