找回密码
 注册
关于网站域名变更的通知
查看: 210|回复: 1
打印 上一主题 下一主题

关于FPGA供电

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-28 14:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA是一种多电源需求的芯片,主要有3种电源需求:
& I3 n* O8 U, x2 ~* `, V' Z
9 H0 \; R. _' s* d# c! K* {5 L: wVCCINT:核心工作电压,PCI Express (PCIe) 硬核IP 模块和收发器物理编码子层(PCS) 电源。一般电压都很低,目前常用的FPGA都在1.2V左右。为FPGA的内部各种逻辑供电,电流从几百毫安到几安不等,具体取决于内部逻辑的工作时钟速率以及所占用的逻辑资源。对于这个电源来说,负载时一个高度容性阻抗,对电源的瞬态响应要求很高,而且由于驱动电压低工作电流大,对PCB的布线电阻非常敏感,需要特别注意走线宽度,尽可能减少布线电阻带来的损耗。
+ C$ f* ?. h0 `, `) D9 e0 K' O) t7 m+ ]6 _/ i; r
VCCA:通常为2.5V,PLL模拟电源。即使没有PLL,也必须要上电。模拟类的组件对电源的电源抑制比(PSRR)也就是电源噪声,或者说电源纹波非常敏感,所以通常会用一个独立的供电电源。这个电源的电流需求一般都不大,但对电源的噪声容忍度很低。所以应该尽可能的提高其电源纯净度。比如不直接用开关电源供电,先使用LDO稳压后再供给VCCA。
' |; X3 t& h, }/ I2 y# ^! \' [
9 }4 ]% n  u# X0 v7 \. G6 ]VCCD_PLL:通常为1.2V,PLL数字电源。
: e+ v1 a! z3 }- E6 ?
0 b. s+ ^1 H( w4 [VCCIO:FPGA经常要与多种不同电平接口的芯片通信,所以通常都会支持非常多的电平标准。例如1.2,1.5,1.8,2.5,3.0,3.3。VCCIO就是为FPGA的I/O驱动逻辑供电。FPGA为了同时能和多种不同的电平标准接口芯片通信,Vcco通常以BANK为界,互相之间相互独立,也就是说在一颗FPGA芯片上同时存在几种不同的I/O电压。当然同一个BANK只能存在1种I/O电压。在使用中请详细阅读官方资料手册,以防设计错误。
3 ^7 S9 G; O$ I7 P7 U
  g* H7 p$ _/ k7 T2 ^& [* Y在一些带收发器的FPGA器件中,还有以下几种电压标准:
8 R! @, J6 s- T/ d( \6 V
1 @7 B0 I! T, d% u% ~VCC_CLKIN:支持1.2,1.5,1.8,2.5,3.0,3.3。主要为差分时钟输入管脚供电。$ R" y/ l! a. y5 K5 N3 \, N
* f5 _# _: g- n9 k7 `% j8 ?  _
VCCH_GXB:2.5V,收发器输出(TX) 缓冲器电源。
6 f- z7 r( n$ @' ~+ _
1 {/ {+ N4 B6 l% n. [0 }VCCA_GXB:2.5V,收发器物理介质附加子层(PMA) 及辅助电源。- W0 V" d6 J, Z7 p
* X% `$ z6 }3 u' Z6 m% q
VCCL_GXB:1.2V,收发器PMA 及辅助电源。; z# ^; u( g" f# j
1 m* x$ j& }; }+ d4 C; }
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 13:08 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表