|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
+ c1 _( I( s+ @. N) u0 G6 z* c
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
' K# |$ Z6 A- K6 l, T电子器件的市场趋势' ~4 R( E" q$ H$ C. {( P. w
当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部
; _7 `9 P, V1 _$ w, P增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到2 V- v2 \1 n; m4 c1 ^$ C1 S4 `
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和- K9 Q+ q& ]3 z [
更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。; Q2 N& C- j9 Y% q
为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的
: o; Z5 S" w# n: Q9 U( c. U工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故0 K: m8 J# D0 e- z6 Y* j! r' k+ ~
与此同时要求更高的电路密度、更高的性能和更低的价格。8 Z# [1 M, }* J3 S
对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性
1 J ]7 X4 _* q6 P1 u Z能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，$ l. m5 q4 n+ Z8 k0 ^. O( b( m6 M" {
LSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封
" f1 e. a/ Z. w7 I装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入3 W% P, ~; k' F5 q7 M) }
20nm一代或其下，这将更加脆弱得多。3 b1 U) h _' d+ r, \7 ?) N. b
20nm一代要求的封装技术9 b: `. x/ u( R; v; v$ G
下一代20nm要求的规范为：6 n3 |7 Q2 t: s6 v
低应力，为了易脆低k层2 x' t# p" O0 h
高热辐射≥5W，为了高性能LSI) k% H$ K9 ]% Z% F+ g( f+ i% d
高速度≥10GHz，为了高功能性
) |1 N0 K# K0 S, T6 L
$ E3 `( t5 d6 |/ B! U1 r3 _" d
$ `7 s6 r$ J- c5 i( m4 n; Q3 S |
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
