|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
: [0 U* k, q; y5 p- m
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
; t6 G& R$ y8 a$ P- a1 D6 z
电子器件的市场趋势
& l3 n( N3 ^' H7 c$ ?3 m当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部7 k- F# S. j- e& \6 W6 N6 r
增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到9 q, M' N. ~2 [, P: n
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和* r. ]4 r# J b
更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。, y! H, ]( s- _0 w) H" i
为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的
- |' n5 O' v' g' S! f/ f( C7 Q. s工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故
$ P2 n+ Y, ~" w$ K/ p; x与此同时要求更高的电路密度、更高的性能和更低的价格。
( m; i- V& s! Q0 Y对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性
% V0 o8 r% k+ K6 e% V2 g+ c能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，
* P( j2 e. M- d/ `LSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封, }5 Y j* k* w3 r( r) a; D
装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入9 g/ p* u! i6 ^6 c: z! K
20nm一代或其下，这将更加脆弱得多。
" o* ]6 a" t' H/ b# ?20nm一代要求的封装技术
. Y: \5 C' K* P2 }8 L下一代20nm要求的规范为：
) V4 h" c2 O, j8 u; Z! E低应力，为了易脆低k层
, K) J" U3 \2 o: B$ N- r高热辐射≥5W，为了高性能LSI3 U3 \; Z' j; F+ Z5 s3 ]& Y
高速度≥10GHz，为了高功能性
" t% Q" H7 O7 {6 e- P7 P+ l2 }9 C- [% [) I
: Z) n6 a) [* O2 m& x3 H/ [$ P2 g
|
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
