转——【小梅哥FPGA进阶教程】第十一章 四通道幅频相可调DDS信号发生器 上

Zedd

, l6 R" i6 o, q- v7 `' w! e1 [7 L

十一、四通道幅频相可调DDS信号发生器

1 _/ z8 ^' f4 s1 I7 j1 G+ V  C

本文由山东大学研友袁卓贡献，特此感谢

实验目标
实现多通道可调信号发生器
( Z( h( _# T- n! H  [+ Q; O实验平台
: [* z0 E: G9 g7 I5 r芯航线FPGA核心板、ADDA模块

4 K% @0 S/ s' I

实验现象
实现基于FPGA的多通道可调信号发生器，其中频率、相位以及幅值均可通过PC端串口发送数据对应调节，并可实现4路信号的同步。
实验原理及设计过程
3 Z2 w% j# `  F- ~' ]$ W5 g经过前面小梅哥基础课程的学习，相信已经对FPGA的设计有了一定程度的了解，现在提出一个相对综合的工程应用来深入了解FPGA的设计思路以及工程思想等。
针对以上预期实验现象可以分析出最少需要DDS模块、TLC5620控制模块、串口接收模块以及控制模块。
DDS原理与实现
$ n# R, T2 n% C( H' t$ v  q( EDDS(Direct Digital Synthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用于通信领域。
DDS 的基本结构图如图1所示。

* D& E; N/ p4 X

图1 DDS基本结构图

由图1可以看出，DDS主要由相位累加器、相位调制器、波形数据表以及 D/A 转换器构成。

其中相位累加器由 N位加法器与N位寄存器构成。每来一个时钟，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。即在每一个时钟脉冲输入时，相位累加器便把频率控制字累加一次。

相位累加器输出的数据就是合成信号的相位。相位累加器的溢出频率，就是 DDS输出的信号频率。用相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形存储器里的波形采样值经查表找出，完成相位到幅度的转换。波形存储器的输出送到 D/A 转换器，由 D/A 转换器将数字信号转换成模拟信号输出。

# _+ V6 z) w$ _7 T/ j

DDS信号流程示意图如图2所示。

: v  R1 j" m$ O" z; T  r

图2 DDS原理流程图

这里相位累加器位数为N位（N的取值范围实际应用中一般为24~32），相当于把正弦信号在相位上的精度定义为N位，所以其分辨率为

。

6 t: M7 p. Y1 ^0 |* l5 {/ E

若DDS的时钟频率为

，频率控制字

fword

为 1，则输出频率为

& ~, }* K" M+ i) p4 _" B

，这个频率相当于“基频”。若

fword

为 B，则输出频率为

。

因此理论上由以上三个参数就可以得出任意的

3 U% f+ V/ e" I$ T" g9 y

输出频率。且可得出频率分辨率由时钟频率和累加器的位数决定。当参考时钟频率越高，累加器位数越高，输出频率分辨率就越高。

从上式分析可得，当系统输入时钟频率

不变时，输出信号频率由频率控制字

M

所决定，由上式可得：

. O" [( l8 c# u, F. K6 x# I

。其中B为频率字且只能取整数。为了合理控制ROM的容量此处选取ROM查询的地址时，可以采用截断式，即只取32位累加器的高M位。这里相位寄存器输出的位数一般取10~16位。

7 f3 }$ Z! K; h- D8 G

在本设计中参考时钟

频率为50 MHz，相位累加器位数N取32位，频率控制字位数M 取12位。

经过以上的分析，可以得出DDS模块的端口模块图如图3所示。

# O. d6 n" H7 i9 Q% J9 {

图3 DDS模块接口示意图

其中，每个端口的功能描述如表1所示。

$ Y9 F% x) z9 p' }. U

表1 DDS模块功能描述

新建DDS_Module.v保存至rtl文件夹下。从图3以及表1就得到了端口列表：

6 _0 j, D0 r' y以下只需按照图1进行编写。相位累加器此处即为一个32bit的加法器。

查找表地址生成，此处即为12bit的加法器。这里直接截取32位累加器结果中的高12位作为ROM的查询地址，这样产生的误差会对频谱纯度有影响，但是对波形的精度的影响是可以忽略的。

+ t5 L1 h4 g2 }* cDA数据输出时钟模块使能，通过选择器来进行控制。

现在只需要例化存有波形文件的ROM即可。其中单端口的ROM主要配置数据如图4所示，其初始化文件选为已经生成的正弦mif文件。此处mif位宽为10，深度为4096。
4 L0 n% r' T# o  k& T

2 g" V9 e+ u" M' S% w

图4 ROM主要配置参数

这样例化到DDS_Module中即为如下内容。

) l, ]4 n: B! M8 P6 k: t本模块编译无误后，点击RTL Viewer后可以看到如图5所示的模块逻辑电路图，可与DDS原理图对比。这里有两个选择器的原因是加了使能端的缘故，如果将使能端去掉即可看到如图6所示的电路图

图5 DDS模块设计逻辑电路图

图6 DDS模块简化逻辑电路图

设置此文件为顶层进行功能

仿真

。激励文件中除了产生正常的时钟以及模块例化调用，还需使能模块以及设置自加字。此处简化将Fword设置为固定值’d5000，。

2 K& |* {* @6 d

  Q7 r. R4 w' q. ~# t) E9 n* R编译无误后设置好仿真脚本并进行仿真，可以看到如图7所示的功能仿真波形文件，可以看出波形数据正常。放大仿真开始位置，可以看出输出DA时钟使能设计也正常。初始值为’d511也就是’h1ff，与初始化mif文件一致。

3 h0 C4 ]$ W" I! o

图7 DDS模块功能仿真波形

6 J  t2 v0 j- V$ G  X

图8 DDS模块部分放大波形文件

这样一个DDS模块即设计完成，这里可以自行修改Pword的值进行观察波形相位是否发生相应变化。

; X& H" b6 g+ i3 J8 @6 ]

数模转换器（DAC）控制模块设计

这里采用DAC

芯片

为芯航线AD/DA模块上的TLC5620。其中TLC5620模块的设计与实现在基础课第17讲已经详细阐述，此处不再对本部分进行解释。其模块接口示意图9所示，其接口对应的功能描述如表2所示。

4 i- g' L0 K( C; Q% q5 X( h0 i

图9 DA模块端口接口示意图

+ @8 r8 l2 O6 C9 c  @8 o+ f; z. `; n. j
' O3 Q# ]; N) H! s

表2 DA模块接口功能描述

多通道数据输出实现

1 S4 v" {) g6 o

本节需实现的是多通道的信号发生器。而此处的ADDA模块最多支持四通道，这里就要轮询控制各个通道并输入相应的控制字。将此模块命名为DAC_4CH，其模块接口示意图如图10所示。

! _) V( X* H" B$ S
3 y+ r8 ~$ v, ~# Q

图10 DAC通道选择模块接口示意图

其每个接口功能描述如表3所示。

) M0 Z" ^+ i% J) C* H1 H4 r: n

# p3 j  u# _6 g! m5 W

表3 DAC通道选择模块接口功能描述

由以上表分析可知其端口列表如下：

这里在调用TLC5620时，直接将其转换使能信号UpdateDone信号置1来简化控制。

实现轮询，就是在时钟上升沿到来时，每当一次TLC5620转换完成后，就开始选通下一个通道。

在选通对应通道后，DDS产生的数据只需给控制字即可。
( j4 }8 e( b2 F8 X! ?

0 j+ {1 n( F& D5 e: ?! c* b由基础课程可知TLC5620控制字的构成是两位的通道选择字、电压增益选择字以及八位数据位。因此直接采取位拼接方式即可。
4 D; p, ]* Q! K- h, l

串口命令接收与解析
) [* G1 S. k+ L% N, |这里使用的串口接收模块波特率为9600，具体实现方式在基础课程的第12讲已经阐述，此处不再详细解释。其模块接口示意图如图11所示，接口对应功能描述如表4所示。
- J0 Y4 K) z( n8 n2 o# L4 b% r9 b  G
/ P; n' R. e  S7 W4 n8 ~) H

5 q4 ^: Q5 W( K+ S- W* X; Y

图11 串口接收模块接口示意图

  F, I9 m- M6 t- ~3 |8 O! K

表4 串口接收模块接口功能描述

如有更多问题，欢迎加入芯航线 FPGA 技术支持群交流学习：472607506

小梅哥

芯航线

电子

工作室

" R( B: m( i% c

游客，如果您要查看本帖隐藏内容请回复

3 e+ _8 {0 g+ H7 f+ ^5 \. h
, a3 |0 A9 x1 L: S! B$ v0 D

2 `" W! q. E; e$ C; i
+ b  a8 ^5 T% h' a6 C: q+ i

; }9 ~1 z( J" S0 F; A  V4 n" n: [

" E8 Q+ y. F0 t" P( _+ l

) J' Y7 I1 J) ]- q& i; g

$ a% h$ A+ n6 e3 }$ z3 q: a

: V! g! w* |0 k/ b: p( O

$ L- s' Q9 s" H6 N& j/ J: L

# L+ D+ f: J- u6 \$ ?" H

2 w. \- B6 N8 M# W' l

, v; o, m9 Q8 E# M' H4 ?

3 N+ r) [8 V5 i  z: p8 j5 T6 B4 i

, k9 X% n* q" p6 S# g

" \6 _2 O3 t- Z! I

6 Z6 Y" B+ g7 N5 u) ?/ O  N) [


. A) B) b9 b; Y5 w2 r. I


1 r6 w* }, e7 t

" j3 F4 ~, h- _+ {' P3 H7 p7 F- C

( O! y, `0 T7 k% K+ v$ X+ t

helendcany

回复看看隐藏内容