VHDL引用库

Taio

VHDL引用库library IEEE;    //表示打开IEEE库，因为IEEE库不属于VHDL的标准库，所以使用库的内容要先声明
1 ]" A  E' a8 O. V; huse ieee.numeric_std.all;   //USE和ALL是关键词，表示允许使用IEEE库中numeric_std程序包中的所有内容，这个程序包主要是用来做数据类型转换
# s, V5 Z( c6 cuse ieee.std_logic_unsigned.all;  
+ g  |) @8 [6 kuse ieee.std_logic_misc.all;
use ieee.std_logic_1164.all;
9 R& s% L5 R  k: I4 [+ h) i# B7 Ulibrary UNISIM;   //UNISIM是xilinx的库函数，为了仿真使用。Using this declaration, the simulator references the functional models for all device primitives. In addition to this declaration, you must compile the library and map the library to the simulator.
3 c3 A4 o  G3 x3 h) quse UNISIM.VCOMPONENTS.ALL;

! U7 ]0 Z8 R! R! V
! \* v0 O0 ?+ ]/ @$ x9 m" _: S# ?
/ ?) s7 A4 y  l6 E1 ?

gaoxings

刚好最近在找这个 这个好