|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
mipi是什么接口_mipi接口定义详解
& ~) S7 G( W6 _' `- Z0 S8 j
8 @' {1 m0 F- }, x- DMIPI接口简介
4 r, y: q5 a0 l, n3 g: K% V MIPI（移动行业处理器接口）是MobileIndustryProcessorInteRFace的缩写。MIPI（移动行业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准。
. N/ } X! W) k4 ?* I |9 v; b: m7 ^9 N
MIPI是专门在高速（数据传输）模式下采用低振幅信号摆幅，针对功率敏感型应用而量身定做的。MIPI联盟定义了一套接口标准，把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化，从而增加设计灵活性，同时降低成本、设计复杂度、功耗和EMI。! {7 [7 y) h4 C9 J2 v
9 Y" D7 s8 M" I0 O$ Q- R 由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。
2 o+ w9 P2 _) y# U+ A% q, d0 h2 q6 }. C3 O+ [4 {$ {- u! o
MIPI主要开关参数, ^, }) v/ E& y; R
1.关断隔离：为了保持有源时钟/数据路径的信号完整性，要求开关具备高效的关断隔离性能。对于200mV、最大共模失配（common-modemismatch）5mV的高速MIPI差分信号，开关路径之间的关断隔离应该为-30dBm或更好。
/ A& B" O* y- F u& t3 \/ @8 o+ B- `, ]/ T0 H9 D3 {3 ~
2.差分延迟差：差分对内部信号间的延迟差（skew）（差分对内延迟差）和时钟与数据通道差分交叉点之间的延迟差（通道间延迟差）必需降至50ps或更小。对于这些参数，这类开关的业界同类最佳延迟差性能目前在20ps到30ps之间。% W% W3 a' U! O$ O6 l) A) k; |
3 s, T2 w' d* e9 u5 ]
3.开关阻抗：在选择模拟开关时，第三个主要考虑事项是导通阻抗（RON）和导通电容（CON）的阻抗特性的折衷选择。MIPID-PHY链路同时支持低功耗数据传输和高速数据传输模式。因此，开关的RON应该平衡选择以优化混合工作模式的性能。理想情况下，这一参数应该分别针对每一个工作模式而设定。结合每一模式的最佳RON，并保持很低的开关CON对保持接收端的压摆率（slewrate）十分重要。一般规则是，使CON低于10pF将有助于避免高速模式下通过开关的信号转换时间的恶化（延长）。
& c `7 L$ a8 Z# ^) q0 ]" A1 R3 p* Z* d H4 p3 E$ U$ @
MIPI接口优点0 f' T/ c$ Y- l3 p+ V, k* u
MIPI接口的模组，相较于并口具有速度快，传输数据量大，功耗低，抗干扰好的优点，越来越受到客户的青睐，并在迅速增长。例如一款同时具备MIPI和并口传输的8M的模组，8位并口传输时，需要至少11根的传输线，高达96M的输出时钟，才能达到12FPS的全像素输出；而采用MIPI接口仅需要2个通道6根传输线就可以达到在全像素下12FPS的帧率，且消耗电流会比并口传输低大概20MA。由于MIPI是采用差分信号传输的，所以在设计上需要按照差分设计的一般规则进行严格的设计，关键是需要实现差分阻抗的匹配，MIPI协议规定传输线差分阻抗值为80-125欧姆。; T b3 h. j) D; s
7 W7 A! \) l6 b* {0 _5 r9 lmipi是什么接口_mipi接口定义详解
5 N* E3 J" L; E$ Y E* ~6 a
! y% t9 u9 \1 _: b7 l 上图是个典型的理想差分设计状态，为了保证差分阻抗，线宽和线距应该根据软件仿真进行仔细选择；为了发挥差分线的优势，差分线对内部应该紧密耦合，走线的形状需要对称，甚至过孔的位置都需要对称摆放；差分线需要等长，以免传输延迟造成误码；另外需要注意一点，为了实现紧密的耦合，差分对中间不要走地线，PIN的定义上也最好避免把接地焊盘放置在差分对之间（指的是物理上2个相邻的差分线）。+ b" T" P, _+ L) h
3 U6 B5 g6 h& k& k9 a: t( y
MIPI的通道模式和线上电平
* k1 V* W; ?- Q* J8 {/ Y$ }" R 在正常的操作模式下，数据通道处于高速模式或者控制模式。在高速模式下，通道状态是差分的0或者1，也就是线对内P比N高时，定义为1，P比N低时，定义为0，此时典型的线上电压为差分200MV，请注意图像信号仅在高速模式下传输；在控制模式下，高电平典型幅值为1.2V，此时P和N上的信号不是差分信号而是相互独立的，当P为1.2V，N也为1.2V时，MIPI协议定义状态为LP11，同理，当P为1.2V，N为0V时，定义状态为LP10，依此类推，控制模式下可以组成LP11，LP10，LP01，LP00四个不同的状态;MIPI协议规定控制模式4个不同状态组成的不同时序代表着将要进入或者退出高速模式等；比如LP11-LP01-LP00序列后，进入高速模式。下图为线上电平的图示。% P( C& x- e8 o% F4 M) u
* Z+ j T5 k) x, t P7 X T2 }
mipi是什么接口_mipi接口定义详解, F; @$ o! r& Y- Q$ N t! [
\6 t8 u I5 u3 g4 k5 G) k/ b MIPI联盟的MIPIDSI规范4 D6 S. [2 T% J/ I7 t
1、名词解释+ [; }8 q1 u( B: A% m
$ U% Q! c9 \( Z7 i5 w5 b) m7 `
•DCS（DisplayCommandSet）：DCS是一个标准化的命令集，用于命令模式的显示模组。 X! \. w: U+ [) U4 _, B) H3 _
2 a+ D, R1 X& P0 C- e- p5 x
•DSI，CSI（DisplaySerialInterface，CameraSerialInterface
! V5 g) |( R1 z9 X/ R
2 f2 X2 V# z7 ~+ t( A6 U. u/ H9 N •DSI定义了一个位于处理器和显示模组之间的高速串行接口。
9 w: F3 S* x/ l5 ^9 w2 F) c2 {
! r2 q7 x- M1 E# ]. ` •CSI定义了一个位于处理器和摄像模组之间的高速串行接口。7 r7 G3 N3 r9 @, @) v7 @
% ~3 _0 P P" U •D-PHY：提供DSI和CSI的物理层定义; J4 G) A3 {: W% v3 M( _
* y( O* Q) U1 e m8 X U; u
2、DSI分层结构
9 c% H! `: S6 D z2 y# {9 |# T% D# O5 }
DSI分四层，对应D-PHY、DSI、DCS规范、分层结构图如下：. p. g; M" C+ d f) z2 `& G3 Q( ]
) g, r& t, `6 Z5 x0 @% {9 m
• HY定义了传输媒介，输入/输出电路和和时钟和信号机制。; b- l o$ T3 y4 D& r8 i$ G1 q& I5 `- o
5 | j+ C- |+ V) z
•LaneManagement层：发送和收集数据流到每条lane。
" I( G4 \# K! a6 z# k; a: J6 b* F$ K& j7 ]2 G; R& |
•LowLevelProtocol层：定义了如何组帧和解析以及错误检测等。$ e. M/ g* V" P4 R
0 A3 Y) W$ E* `8 D
•ApplicaTIon层：描述高层编码和解析数据流。
! ~- X- p) X0 L1 W5 h; ?; g1 F3 R0 U$ N ~% n Q& d9 @6 x
3、Command和Video模式
* i& }7 r6 C" Q8 u( v4 K
3 @* I. d3 f6 M. ~9 |$ ^+ S' V •DSI兼容的外设支持Command或Video操作模式，用哪个模式由外设的构架决定
/ N4 [& l( I: C7 u9 s/ L m; h2 _ X
•Command模式是指采用发送命令和数据到具有显示缓存的控制器。主机通过命令间接的控制外设。Command模式采用双向接口
6 N* W6 C- Q' |9 L; M7 w" t' e# p- h
•Video模式是指从主机传输到外设采用时实象素流。这种模式只能以高速传输。为减少复杂性和节约成本，只采用Video模式的系统可能只有一个单向数据路径 |
- k% x4 T% S: l5 ^9 C% R1 s) u |
|
/1 
发表于 2019-3-11 11:02
收藏
淘帖
支持！
反对！