TA的每日心情 | 开心
2019-11-19 15:19 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
@6 ?- @. E7 u, G( t4 c2 T6 R& Z用VHDL/VerilogHD语言开发PLD/FPGA的完整流程为：: M% B1 Y' g z, }" v; X
: \1 h* g) X6 `2 [0 B1 E" {
1、文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件
7 B# w6 ^ d0 S
T% g3 K2 v9 c 2、功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）
: W! \/ W* M! w! f0 h
2 F' [ \6 b/ L* U! z) C/ }: } 3、逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。
* Y" e9 G1 M* G# u/ e1 r" {- m: k" H& @/ H# a- m
4、布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内) L" W, ~* I) G3 R4 l: {2 b
7 a& A1 i2 \ O6 w1 J 5、时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）
. z3 y$ F/ I f; T# k4 S5 x2 T% B" t9 }
6、编程下载：确认仿真无误后，将文件下载到芯片中 通常以上过程可以都在PLD/FPGA厂家提供的开发工具（如MAXPLUSII，FoundaTIon，ISE）中完成，但许多集成的PLD开发软件只支持VHDL/Verilog的子集，可能造成少数语法不能编译，如果采用专用HDL工具分开执行，效果会更好，否则这么多出售专用HDL开发工具的公司就没有存在的理由了。
6 ~, Z; i) N/ \. u k |
|
/1 
发表于 2019-3-8 11:29
收藏
淘帖
支持！
反对！