找回密码
 注册
关于网站域名变更的通知
查看: 1516|回复: 1
打印 上一主题 下一主题

quartusii和modelsim联合仿真时,出现如下故障怎么办?????

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-2-14 14:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

7 r" V" o2 y) m
1 K; F7 ?' p4 u! z; uvsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc"  flow_led_vlg_tst
3 V: j/ t. J8 A1 ?# vsim -gui "+altera" -l msim_transcript -do "flow_led_run_msim_rtl_verilog.do" 9 r5 ~$ f4 S# V  w( s$ f
# Start time: 15:52:59 on Nov 23,20188 z* o( v5 t7 g9 h, V: q6 w# Q0 M
# ** Note: (vsim-3812) Design is being optimized...
; S8 \, V2 K4 y7 i- n  i# 7 S- W% D9 E- [  _. g
# ** Fatal: Internal Error - vopt returned success but vsim could not find a design to simulate!. Please contact customer support for further assistance.
5 l" K% k1 ^& y% a/ |; J3 ^# $ k0 l" H$ n% K5 v  _) h
# Error loading design9 {- \' k& X* s1 D( J$ X2 j8 j% P7 k7 D& {
# Error: Error loading design) V. x" e7 g: k0 f
#        Pausing macro execution# x% ~" ?/ V! `# N+ v& J
# MACRO ./flow_led_run_msim_rtl_verilog.do PAUSED at line 40

该用户从未签到

2#
发表于 2019-2-14 15:10 | 只看该作者
this question ask good
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 01:40 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表