关于 captureCSI中总线的一些疑问恳请解答

jiecket

我刚刚开始学这个软件，关于BUS总线有些问题，我的电路中有组总线如A[0..15]这组总线与几个芯片相连，总的控制芯片出来是A[0..15]，而其中其他芯片有的只用到A[0..2]和A[0..12]这几组，我在DRC我想请问这样的总线怎么画，我现在用的是A[0..15],在DRC检查的时候都出现报警，如与一个芯片链接的是A[0..12]的 会出现Net has fewer than two connections A13，Net has fewer than two connections A14
，Net has fewer than two connections A15
5 @1 M2 {% I" Q5 g有谁能帮我解答下吗？

jiecket

有没有高手回答下啊

zhangyalin

如果芯片只需要用到A[0..2]，那你就标A[0..2]

jiecket

我这样试过，DRC是说我主控芯片没有A[0..2]这个BUS

jiecket

Bus width is not matching with the port WidthA[0..2]

jiecket

我用的是阶层自顶向下的方法

REALLY

我也遇到过，检查你标的，看看有没有什么问题，如果表的都是对应的，这样的警告后来好像也不影响你生成网单，再不行，就设置下检查规则吧。