|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。/ S# s# S! z9 Z
这个提法基本是对的，但也不全对。下面详细加以说明。/ q" s- @* ~7 e. d2 I3 ~
0 v1 m; x/ |5 c; }2 G& }7 [+ L
管脚上拉下拉电阻设计出发点有两个：% A' v9 _; M; Y# O9 z7 W# ^
一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空；% u4 h3 ^5 `$ c4 t! f
二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。
0 A4 z2 j% @% Y) _; l. I
]- e: G9 z8 y从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。
: q- Q# q) U) \如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。( S3 y$ ] A. L, g
但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。
1 P5 n6 L: f& O. S; G 图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。
* Q: E& N9 U6 u% l 下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3）
6 H- E; e$ p0 J D# Z # ^$ J O% c7 e! M: @
" V6 `4 |9 l* _: l) S0 c# X7 A
![]()
6 ^( `# I. w+ j- J9 }) ~
3 O: e d6 J: Y$ k+ _% I4 D' J G1 I! k
' @' ^2 m* ~4 Y 在前极输出高电平时，Vout输出电流，U为高电平。有两种情况：
- h$ s2 j; T6 P: k4 g 0 Y0 X5 J+ v1 J3 y
A、当I0 >= I1 + I2
. ?% w( P" _: q5 o 这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ<R<20 KΩ即可。此时R的主要作用是增加信号可靠性，当Vout连线松动或脱落时，抑制电路产生鞭状天线效应吸收干扰。
' X( z. X$ x5 _4 {; }& ^( e0 W, xB、当I0 < I1 + I2) P. `! R$ k# O$ o; Z! b% Y* b$ U
I0 +I= I1 + I2
, c& Y2 U; ~4 i, m U=VCC-IR7 }. G1 X, v ^- E" E
U>=VHmin
G; h, C1 _ x% C; i 由以上三式计算得出，R<=(VCC- VHmin)/I
* u$ W3 d/ T+ T3 J9 y1 [( [ 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，VHmin也是可以查到的。% Q' f+ ~0 K/ ?1 Z: y
/ S* i$ S$ U7 h4 K2 V 当前极Vout输出低电平时，各管脚均为灌电流，则：9 s$ t5 G9 P. s* C3 h& z
I’= I1’ + I2’ +I0’5 K, c2 l- _* G, H6 j z
U’ =VCC-I’ R$ P E/ J. B# Z4 O, `
U’ <=VLmax
4 L; o6 h# u: D以上三式可以得出：R>=(VCC- VLmax)/I’7 X2 L% H& i. @% F0 h) T% d+ [
4 _- M4 X# ~6 N+ Q
由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。
3 O q' D2 `0 ^/ b8 T3 D0 c 注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。
& Z% S; Q1 L: x- s7 ^/ \3 ~4 L' Z5 k : k0 M6 M0 j: w. W! b* ^
另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。# J3 \# y- n) y: e% W
8 n7 l, ]! t% X# ], Y
0 ]* g W2 h9 U' ^% |* y2 M |
|
/1 
发表于 2019-1-25 16:31
收藏
淘帖
支持！
反对！
楼主
9 { {; F. f4 R7 Y( g6 l8 n! j
& P" C0 o% R5 y9 h4 Q4 v( B$ d
