本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 关于wiring的几个约束的含义
返回列表 发新帖
查看: 951|回复: 0
打印 上一主题 下一主题

关于wiring的几个约束的含义

[复制链接]
hehuayumi

该用户从未签到
跳转到指定楼层
1#
发表于 2009-4-2 14:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
在Constraint Manager 中的Net>Routing>Wiring中，、Stub_Length、Max_Via_Count、Max_Exposed_Length，3 \2 T1 ^5 U# _
Stub_Length指的是不是当这条线打过孔的时候最短的长度？1 s& w6 w1 B; x/ l/ e$ w# V
Max_Via_Count是不是这条线上最多的过孔数？+ _+ q  r6 J4 D7 |4 R
Max_Exposed_Length是不是暴露在TOP层的最长长度？这3个约束能这样理解么

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 15:01 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表