采用EDA或FPGA实现IP保护

Demyar

采用EDA或FPGA实现IP保护

1 引言

" \( V9 \2 r" C! c随着电路规模不断扩大，以及竞争带来的上市时间的压力，越来越多的电路设计者开始利用设计良好的、经反复验证的电路功能模块来加快设计进程。这些电路功能模块被称为IP(Intellectual Property)核。IP核由相应领域的专业人员设计，并经反复验证。IP核的拥有者可通过出售IP获取利润。利用IP核，设计者只需做很少设计就可实现所需系统。基于IP核的模块化设计可缩短设计周期，提高设计质量。现场可编程门阵列FPGA具有可编程特性，用户根据特定的应用定制电路结构，因此其处理速度大大超过通用处理器。与ASIC相比，FPGA的缺点是在提供灵活的可编程同时，则以芯片的面积、功耗和速度做为代价。

# U- V( e+ I% q# [8 {! p8 ^( H近年来，单个FPGA实现电路规模不断扩大，设计者可以在单个FPGA上实现一个完整的系统(System on Pro—grammablb Chip，简称SoPC)。IP核的出现为SoPC的设计提供极大便利，利用IP核，设计者通过模块化设计。轻松快速地实现系统复杂的功能。
, s" N$ }! r1 N4 Y
当设计者从第三方购买IP，需要一定的保护机制防止设计者在非授权IP核使用，以保护IP核所有者的利益。同时，对于设计者完成的设计，也需要相应的保护机制防止设计被非法复制、窃取或篡改。为此，提出一种结合电子设计自动化(Electronic Design Automation，简称EDA)软件和FPGA的IP核保护机制。通过在EDA工具中加入保护机制防止设计者非授权使用IP核，在FPGA中加入保护机制防止设计被非法复制、窃取或篡改。
! M: h4 ?4 {* o6 n

游客，如果您要查看本帖隐藏内容请回复

Colbie

看看