找回密码
 注册
关于网站域名变更的通知
查看: 277|回复: 1
打印 上一主题 下一主题

通过电源去耦来保持电源进入集成电路(IC)的低阻抗

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-26 01:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如何通过电源去耦来保持电源进入集成电路IC)的各点的低阻抗?
诸如放大器和转换器等模拟集成电路具有至少两个或两个以上电源引脚。对于单电源器件,其中一个引脚通常连接到地。如ADC和DAC等混合信号器件可以具有模拟和数字电源电压以及I/O电压。像FPGA这样的数字IC还可以具有多个电源电压,例如内核电压、存储器电压和I/O电压。
4 z! H$ D; C+ M! ^1 R) l$ |0 r
不管电源引脚的数量如何,IC数据手册都详细说明了每路电源的允许范围,包括推荐工作范围和最大绝对值,而且为了保持正常工作和防止损坏,必须遵守这些限制。

( @) m" ]% g- e  d7 A6 y/ S
游客,如果您要查看本帖隐藏内容请回复

图片1.png (162.7 KB, 下载次数: 1)

图片1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-2 23:05 , Processed in 0.093750 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表