问：DDR阻抗和反射的问题？

we167527

提问：1）假设SOC的内部阻抗在48欧姆，外部传输线走了50欧姆的阻抗，而内存的ODT设置了60欧姆！
+ D  ?5 t) O  K6 c. @请问会不会对信号来说负载加重了。出现了阶梯。还有信号到了内层，阻抗变得不连续了。而导致反射？？？
% c1 T" x# p7 H- D2）假设SOC内部30欧姆阻抗，外部传输线60欧姆，内存也60欧姆。
请问这种状况信号会不会刚从SOC出来就抖动。出现反射现象？？？
+ X& H: Q+ ~1 b5 ^6 o2 L8 W3）为什么在并联端接VTT后信号的反射会被吸收呢？？？

2682439952

  还不错，挺实用的，

we167527

2682439952 发表于 2019-1-3 13:28
还不错，挺实用的，

7 y- {! j/ g  N5 ?% Y8 i我问的是问题~
' |, D$ \( V4 P( r沉了！

Jujianjun

如果考虑数据线，是点对点的， 个人觉得用仿真工具跑一下比较好，后仿真。

, g+ N: Y  Z- m0 ^  A: T6 C老的DDR一直是用stub termination的方式， 也就是串阻和VTT termination相结合的方式。
$ d* g5 ?% H/ l8 _
现在的新一代的DDR，基本去除了数据线外面的电阻，串阻和VTT的方式都不需要外部termination，我们只需要动态调整 ODT， Vref就可以了。

we167527

Jujianjun 发表于 2019-1-4 12:10
; N! b: p, {2 {/ I7 Y; t如果考虑数据线，是点对点的， 个人觉得用仿真工具跑一下比较好，后仿真。
  ~7 }4 ]) j7 R; }
0 R. \) U$ i/ Q1 Y: R老的DDR一直是用stub termina ...

9 l1 M* ^* d! T- U噢~！老的也有VTT端接在数据线上吗？
9 ~- v2 |2 a1 E3 i

yangjijun

同感

何文斌

仿真一下不吃亏

fbish

这个直接仿真下，你说的并联端接，是端接的一种。

anguchou