|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑 ) I0 O. S( u* S- G. @, I
在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
9 h2 s. C& A {+ E$ F8 C! Q但是怎么样能够减小这个噪声,难道就只有使电源路 ...4 u4 D$ X. C- ^8 q' k' V4 V
even_zhou 发表于 2009-3-26 10:00 ![]() - {, h; l0 Q) p8 l2 U# m
这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!
" Z3 [! m( N/ O/ H增加旁路及去耦电容:
9 i5 |7 c W2 r; O/ V! w1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压
8 \( k/ b0 B: j! b2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。3 x" _, O$ B. S+ _8 {" G+ r0 l5 J$ }7 Z
! O( z/ z" W% V1 h
过孔:# S+ l5 Z+ q1 B1 V& v1 M
1、尽可能的少用过孔+ N4 e: [* j' c& ?3 X. U
2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗: X; i- s! t3 @2 g% a
: a4 w% S+ I$ M+ V- M
电源和地层的分布:
/ Y+ ~8 D2 Q1 M! g7 v1 ?% Z1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
/ Z, j9 C8 S- M- Q* P' G3 Z* b2 `2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗
6 l8 r( D9 c1 J4 N% |' m0 t Q9 T* s0 S2 z3 n1 q" R
IC:
1 [; P0 U3 e O N4 t1 N3 [! S1、选用低自感的ic封装% l8 i& l% j) k! C5 a' p# X
2、少用IC插座
- V/ V0 f" S* S3、选用多电源管脚的IC |
|