|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑 9 V0 W% k6 r; V5 ?8 E
在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
+ r! @0 M# T1 Z& q8 i, M但是怎么样能够减小这个噪声,难道就只有使电源路 ...
2 t1 }) Z7 J8 G& deven_zhou 发表于 2009-3-26 10:00 ![]()
+ n, U7 z0 y0 U2 E+ w这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!
- ]5 f9 Z5 b5 H增加旁路及去耦电容:
. D% s9 g$ D+ J+ v- y0 E1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压' l) s, F. u% f, W
2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。9 n& t' C, S+ J5 p% P8 r
$ f" E! q( M/ ?: X( i
过孔:6 o# ~( v/ \! h/ H- ]
1、尽可能的少用过孔
! U6 ^2 u* v# {2 a1 k6 b! _2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗7 d3 a4 q% Z6 z/ V
8 Z0 Q8 L4 T+ }1 W2 k: {电源和地层的分布:8 J4 f; R3 W: V7 D$ F7 @
1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
- s) x( r5 a: O7 |' C% t2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗; N1 F$ z9 C. p, ?9 @2 h. \% f! E7 Q
2 p, U; I$ H; A* b6 \+ B& K# EIC:
& G! I. ]; _, g' v9 \/ K: ?1、选用低自感的ic封装
- a1 O' x9 N4 {# ]2、少用IC插座
7 O8 p. z0 |1 q4 A1 h3、选用多电源管脚的IC |
|