|
|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑
7 J8 {+ O4 P# Z$ O在通过电源和地路径的电流发生变化时，在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小，可以看着是电源与地之间的电压减小或塌陷。
2 Q$ U: L+ `. B: \$ D% t# R但是怎么样能够减小这个噪声，难道就只有使电源路 ...
7 v5 x) T+ A( geven_zhou 发表于 2009-3-26 10:00 ![]()
这个问题不好回答，最好有实际经验，根据情况来逐个分析并提出解决方案，我的经验也很少，以下是我个人的总结！
& Y/ n; j4 ^) b& C8 K9 h/ q增加旁路及去耦电容：
w, A' I. W! `6 I- q1 Q, @9 s: N1、不同等级的电容稳压：Bulk电容为存在大量慢充放电电压的区域稳压，小电容提供少量快充放电区域的稳压
! l! g3 L+ p6 H! J( r+ J2、不同电容值的去耦电容：低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。% K$ l9 f0 T y
8 ^, L$ ~* f' V1 U) _ C% D
过孔：
2 V6 t5 c: Z' T/ w) m: S2 |5 {5 u1、尽可能的少用过孔" J- q5 c! [) J8 O! u$ I3 o
2、如果必须用过孔，在过孔反焊盘不产生内电层开缝的情况下，过孔之间要紧挨着，以增加过孔间互感，从而减小电流回路总感抗0 ^" J4 }0 Z% n; t' b1 e- [& i
# \- p& j& t4 d' R- w
电源和地层的分布：
4 }' F: c2 g v8 \( ^1、以增加层间固有电容的原则设计层叠方案，即产生低频去耦作用
4 V* T: j1 H; s$ a1 O: m( I, a2、减小层间谐振阻抗：减小层间距、增大ER、增大介质损耗+ F$ E+ E ?7 h& G% R5 C* _3 w& a
6 z" N, X/ v- G9 D( g2 O- m
IC:
, p" U& ?$ a2 C1 V1、选用低自感的ic封装
. h3 [& S$ ~% u7 @% E: s2、少用IC插座
# k' \1 d* m6 T8 B/ X) r+ R3、选用多电源管脚的IC |
|
/1 
发表于 2009-3-26 10:00
收藏
淘帖
支持！
反对！
楼主
发表于 2009-3-26 19:56
