找回密码
 注册
关于网站域名变更的通知
查看: 1176|回复: 1
打印 上一主题 下一主题

FPGA之缓冲器

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2018-11-29 09:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGA之缓冲器  {, n( O  U9 H
    . k0 D# G+ [; I9 S4 x
    缓冲寄存器:又称缓冲器缓冲器(buffer):多用在总线上,提高驱动能力、隔离前后级,缓冲器多半有三态输出功能。当负载不具有非选通输出为高阻特性时,将起到隔离作用;当总线的驱动能力不够驱动负载时,将起到驱动作用。由于缓冲器接在数据总线上,故必须具有三态输出功能。% g: o* K5 m+ K- V
    0 }- }8 t& h6 M
    它分输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放,以便处理器将它取走;后者的作用是用来暂时存放处理器送往外设的数据。有了数控缓冲器,就可以使高速工作的CPU与慢速工作的外设起协调和缓冲作用,实现数据传送的同步。
    ' U8 m6 a& X% W. k! p- ?: d
    - \! i, u! K. f. f1 DBuffer:缓冲区,一个用于在初速度不同步的设备或者优先级不同的设备之间传输数据的区域。通过缓冲区,可以使进程之间的相互等待变少,从而使从速度慢的设备读入数据时,速度快的设备的操作进程不发生间断。
    " C) w) E# [' \4 _2 u5 J3 G! f1 ?+ S) O5 c6 W: {, ]
    缓冲器主要是计算机领域的称呼。具体实现上,缓冲器有用锁存器结构的电路来实现,也有用不带锁存结构的电路来实现。一般来说,当收发数据双方的工作速度匹配时,这里的缓冲器可以用不带锁存结构的电路来实现;而当收发数据双方的工作速度不匹配时,就要用带锁存结构的电路来实现了(否则会出现数据丢失)。
    . V- c/ B) `  K" ]1 ], d
    9 e. Y5 s# t$ R' S缓冲器在数字系统中用途很多:
    . b( a1 W% P( t& T. ~" y% S$ y! ~, n) C1 l
    (1)如果器件带负载能力有限,可加一级带驱动器的缓冲器;
      [) x1 m$ E1 ]1 a% u9 t0 `1 `* E) S$ Y9 \# _
    (2)前后级间逻辑电平不同,可用电平转换器加以匹配;5 E! g2 H8 N! H) R( W9 |  f! u
    * j3 l: M! n6 k* @
    (3)逻辑极性不同或需要将单性变量转换为互补变量时,加带反相缓冲器;
      @7 ~; |9 ~* F
    2 @' J- ]+ d$ D5 |. P8 [(4)需要将缓变信号变为边沿陡峭信号时,加带施密特电路的缓冲器
    - G4 v  f, I4 |' j
    ; Q! U1 {( x' v. h8 D  v(5)数据传输和处理中不同装置间温度和时间不同时,加一级缓冲器进行弥补等等。
    / X, p" K9 ~2 N2 `9 G: B( Q% @
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-24 01:22 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表