I2S的SCLK与LRCK的疑问

mengzhuhao

I2S的SCLK与LRCK的疑问

0 O* b4 Z9 ^6 ]' B例如取样率是48khz
; }* h$ C: C# [, A" zbit位是24
$ U' A/ A4 A3 p! v( V8 j5 C. m
那么用于SCLK的频率是不是就是=2*48*24=2034khz？
LRCK就是48khz
& Y2 {2 ~8 e& K+ Y2 q, v/ a( y那么有个不清楚的地方就是
1 g6 o+ H$ U$ b& [0 Z以左通道为例，使用i2s模式，从第二个开始，每个SCLK下降沿的地方会有个数据输出，那么当输出完24位数据后，其余的就不发送数据了？
在我读取一个wav格式文件，做数据并串转换的时候在周期的读取控制时序上是那个来实现呢？
芯片使用的是WM8731

mengzhuhao

有个地方我理解错了

0 z7 q, r' a; ?" `8 Y这里应该是SCLK=2*48*32=3072khz？
% ^' j+ Q( l* [" |9 e6 U
如果使用i2s格式 支持32位
而i2s模式是从第二个时钟开始取数据，
( }" ]: j) O+ S# ]0 h在LRCK的通道内有32个SCLK时钟
2 y% A, m7 B6 n! ~1 M
( j; Y6 n5 T  h那么这样传数据的话，最后的一位传导哪里去了呢？

inspiron1501

我也正在研究Altera的开发板，正在写I2C的code，还没有研究到你那么深的层度，帮不上你了。

东星耀阳孟

好像没那么严格