如何在模拟从驱动到连接器的信号完整性中设置合适的接收端

stefan2018

0 ]% K6 m1 ]: I- F7 h/ W0 J
  @$ }9 k7 v% u如题，现在有一个子板上有高速驱动IC，通过一个连接器接到母板的FPGA上，可是母板还没开始设计，所以先想模拟一下子板上的信号完整性，我的问题是如何设置接收端，是用FPGA的IBIS模型还是设置个理想接收端比较好.
# j* l: V4 W- A信号路径:驱动 ->连接器-> 接收端

4 H1 _. u. @/ d8 }谢谢各位高手和专家解惑。

procomm1722

有 IBIS  當然適用它囉 ,因為他才代表真實量測的結果 .

stefan2018

非常感谢

bedqmmoong

有模型当然用模型
( Z" O- Z8 M( D! O我很好奇的是，你说的理想接收端，是指什么

fbish

就基本的链路，驱动源》连接器》接受端。连接器可以用S参数。其他用IBIS模型